

# サイプレスはインフィニオン テクノロジーズになりました

この表紙に続く文書には「サイプレス」と表記されていますが、これは同社が最初にこの製品を開発したからです。新規および既存のお客様いずれに対しても、引き続きインフィニオンがラインアップの一部として当該製品をご提供いたします。

# 文書の内容の継続性

下記製品がインフィニオンの製品ラインアップの一部として提供されたとしても、それ を理由としてこの文書に変更が加わることはありません。今後も適宜改訂は行います が、変更があった場合は文書の履歴ページでお知らせします。

# 注文時の部品番号の継続性

インフィニオンは既存の部品番号を引き続きサポートします。ご注文の際は、データシート記載の注文部品番号をこれまで通りご利用下さい。

www.infineon.com





# 32 ビット Arm® Cortex®-M4F FM4 マイクロコントローラ

S6E2G シリーズは最大 180 MHz CPU, 1 MB フラッシュ, 192 KB SRAM, 20 個の通信ペリフェラル, 33 個のデジタルペリフェラルおよび 3 個のアナログペリフェラルから構成される FM4 デバイスであり、産業用オートメーションおよびメータアプリケーション向けに設計されています。 S6E2G シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイクロコントローラです。本シリーズは Arm® Cortex®-M4F プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリとともに、周辺機能として、モータ制御タイマ、A/D コンバータおよび各種通信インタフェース (USB, CAN, UART, CSIO (SPI), I<sup>2</sup>C, LIN) などにより構成されています。 このデータシートに記載されている製品は、「FM4 Family Peripheral Manual Main Part (002-04856)」の TYPE5-M4 製品に分類されます。

- 32 ビット Arm® Cortex®-M4F コア
- 最大動作周波数: 180 MHz
- 内蔵メモリ
- フラッシュメモリ: 最大 1024 K バイト
- SRAM メモリ:
  - ➤ SRAM0: 最大 128 KB
  - SRAM1: 32 KBSRAM2: 32 KB
- ダイレクトメモリアクセス (DMA) コントローラ (8 チャネル)
- DSTC (Descriptor System data Transfer Controller); 256 チャネル
- 外部バスインタフェース
- USB インタフェース (最大 2 チャネル): ホストおよびデバイス
- CAN インタフェース (最大 1 チャネル)、S6E2GM および S6E2GH デバイスのみに利用可能
- マルチファンクションシリアルインタフェース (最大 10 チャネル)
- UART (非同期シリアルインタフェース)
- CSIO (SPI に対応)
- LIN
- I<sup>2</sup>C
- I<sup>2</sup>S
- ベースタイマ (最大 16 個のチャネル)
- 汎用 I/O ポート
- 最大 121 本の高速汎用 I/O ポート@144-pin package
- 最大 153 本の高速汎用 I/O ポート@176-pin package
- 多機能タイマ (最大 2 ユニット)
- リアルタイムクロック (RTC)
- A/D コンバータ (ADC) (最大 32 チャネル)
- ■デュアルタイマ (32/16 ビット ダウンカウンタ)
- ■クアッドカウンタ (Quadrature Position/Revolution Counter QPRC; 最大 2 チャネル)

- 時計カウンタ
- 外部割込み制御 ユニット
- ウォッチドッグタイマ (2 チャネル)
- CRC (Cyclic Redundancy Check) アクセラレータ
- SD カードインタフェースは S6E2GM、S6E2GH および S6E2GK デバイスのみに利用可能
- Ethernet-MAC は S6E2GM、S6E2GK および S6E2G2 デバイス のみに利用可能
- Smartcard インタフェース (最大 2 チャネル)
- 5 種類のクロックソース
- 6 種類のリセットソース
- クロック 監視機能 (CSV: Clock Supervisor)
- 低電圧検出機能 (LVD: Low-Voltage Detection)
- 6 種類の低消費電力モード
- スリープ
- タイマ
- RTC
- ストップ
- ディープスタンバイ RTC
- ディープスタンバイストップ
- 周辺クロック停止機能
- デバッグ
- シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
- エンベデッド・トレース・マクロセル (ETM) (デバッグおよびトレースを容易にする)。
- AHBトレース・マクロセル (HTM)
- 41 ビット ユニーク ID
- ワイドレンジ電圧対応: VCC = 2.7 V~5.5 V



## サイプレス FM4 MCU のエコシステム

サイプレスは、お客様のデザインに適切な MCU を選択し、選択したデバイスをデザインに迅速で効果的に組み込むことができるよう、www.cypress.com に豊富なデータを掲載しています。以下に FM4 MCU に関連する資料を掲載します。

- 概要: 製品ポートフォリオ、製品ロードマップ
- 製品セレクタ: FM4 MCU
- アプリケーションノート: サイプレスは、基本レベルから高度なレベルまでの様々なトピックの FM4 アプリケーションノートを提供しています。FM4 ファミリ入門用の推奨アプリケーションノートを以下に示します:
  - AN204468 FM4 I2S USB MP3 Player Application 32-Bit Microcontroller FM4 Family: このプリケーションノートは、I2S USB MP3Player ソフトウェアの一般的なアーキテクチャ、各モジュールの詳細や使用方法について説明します。
  - ロ AN204471 FM4 S6E2CC Series External Memory Programmer: このアプリケーションノートは、S6E2CC シリーズ Starter Kit 上で、Quad SPI フラッシュメモリプログラミング用のオフラインでプログラムするための MCU ユニバーサルプログラマの使用方法について説明します。
  - ロAN203277 FM 32-Bit Microcontroller Family Hardware Design Considerations:このアプリケーションノートは、FM0+、FM3 および FM4 ファミリの MCU を使用するハードウェアシステムを設計するための幾つかのトピックを掲載します。電力システム、リセット、水晶、他の端子の接続、プログラミングおよびデバッグのインタフェースの項目が含まれます。
  - AN202488 FM4 MB9BF56x and S6E2HG Series MCU Servo Motor Speed Control: このアプリケーションノートは、
     MB9BF56x および S6E2HG の FM4 MCU のサーボモータ速度制御ソリューションを提供します。

- ロ AN99235 FM4 S6E2HG Series MCU 16-Bit PWM Using a Base Timer: 32 ビット Arm® Cortex®-M4 マイクロコントローラ FM4 S6E2H シリーズ モータ制御 Arm® Cortex®-M4 MCU のサイプレス FM4 ファミリ
- □ AN202487 Differences Among FM0+, FM3, and FM4 32-Bit Microcontrollers: サイプレス FM ファミリ間のペリフェラルの差 異について説明します。各ペリフェラル毎に個別の章を設け、リスト、表およびペリフェラル機能とレジスタの差異について説明しています。
- AN204438 How to Setup Flash Security for FM0+, FM3 and FM4 Families: このアプリケーションノートは、FM0+、FM3 および FM4 デバイス用のフラッシュセキュリティのセットアップ方法を説明します。

### ■ 開発キット:

- ロ FM4-U120-9B560 USB および CMSIS-DAP を備えた Arm® Cortex®-M4 MCU スタータキット
- ロ FM4-216-ETHERNET Ethernet、CAN および USB ホストを備えた Arm® Cortex®-M4 MCU 開発キット
- ロFM4-176L-S6E2CC-ETH Ethernet および USB ホストを 備えた Arm® Cortex®-M4 MCU スタータキット
- ロFM4-176L-S6E2GM Ethernet および USB ホストを備えた Arm® Cortex®-M4 MCU Pioneer Kit
- ペリフェラルマニュアル




目	次
_	~

1.	S6E2G シリーズ ブロックダイヤグラム4
2.	品種構成5
3.	パッケージの品種対応7
4.	製品の特長8
5.	端子配列図12
6.	端子機能14
7.	入出力回路形式51
8.	取扱上のご注意 60
8.1	設計上の注意事項60
8.2	パッケージ実装上の注意事項61
8.3	使用環境に関する注意事項63
9.	デバイス使用上の注意64
10.	メモリ マップ 67
11.	各 CPU ステートにおける端子状態71
12.	電気的特性80
12.1	絶対最大定格80
12.2	推奨動作条件82
12.3	直流規格87
12.3.	1 電流規格87
12.3.	2 端子特性97
12.4	交流規格99
12.4.	1 メインクロック入力規格99
12.4.	2 サブクロック入力規格100
12.4.	3 内蔵 CR 発振規格100
12.4.	4 メイン PLL の使用条件(PLL の入力クロックにメイン
	クロックを使用)101
12.4.	5 USB/Ethernet 用 PLL の使用条件(PLL の入力
	クロックにメインクロックを使用)101
12.4.	6 メイン PLL の使用条件(メイン PLL の入力クロック
	に内蔵高速 CR クロックを使用)102

	- ソリューションお上が注律情報	
	<b>₹</b>	
	ッケージ・外形寸法図	
13. 才-	ーダ型格	180
12.9.2	復帰要因: リセット	178
12.9.1	復帰要因: 割込み/WKUP	176
12.9 7	スタンバイ復帰時間	176
12.8	インフラッシュメモリ書込み/消去特性	175
12.7.2	低電圧検出割込み	174
12.7.1	低電圧検出リセット	
	氐電圧検出特性	
	JSB 特性	
12.5 1	2 ビット A/D コンバータ	
	フェース)	
	I <sup>2</sup> S タイミング(マルチファンクションシリアルイ	
	Ethernet-MAC タイミング	
	JTAG タイミング	
	ETM/HTM タイミング	
	SD カードインタフェースタイミング	
	I <sup>2</sup> C タイミング	
	クアッドカウンタタイミング	
	外部入力タイミング	
	CSIO (SPI) タイミング	
	ゲースタイマ入力タイミング	
12.4.9	外部バス タイミング	
12.4.8	パワーオンリセットタイミングGPIO 出力規格	
	リセット人 月 兄 拾	



# 1. S6E2G シリーズ ブロックダイヤグラム





# 2. 品種構成

# メモリ サイズ

メモリ タイプ		製品	名
		S6E2GM6 S6E2GK6 S6E2GH6 S6E2G36	S6E2GM8 S6E2GK8 S6E2GH8 S6E2G38
		S6E2G26	S6E2G28
オンチップフ	<sup>」</sup> ラッシュメモリ	512KB	1024KB
オンチップ 5	SRAM	128KB	192KB
	SRAM0	64KB	128KB
	SRAM1	32KB	32KB
	SRAM2	32KB	32KB

## ファンクション

				品種名			
項目		S6E2GM6 S6E2GM8	S6E2GK6 S6E2GK8	S6E2GH6 S6E2GH8	S6E2G36 S6E2G38	S6E2G26 S6E2G28	
CDLI			Co	ortex®-M4F、MPU、N	VIC 128 ch		
CPU 居	<b>引波数</b>			180 MHz			
電源電圧範囲				2.7 V~5.5 V	,		
USB2.0 (デバ・	イス/ホスト)			2 ch			
Ethernet-MAC	:	MII:	l (最大) 1 ch ⁄ l ch (最大)	_	1 ch ( <u>i</u> MII: 1 RMII: 1 cl		
CAN		1 ch (最大)	_	1 ch (最大)	_		
SD カードインタ	タフェース		1 unit			_	
DMAC				8 ch			
DSTC				256 ch			
外部バスインタ	フェース	アドレス: 25 ビット (最大)、 データ: 8/16 ビット CS: 9 (最大)、 SRAM、 NOR フラッシュ NAND フラッシュ SDRAM					
マルチファンク: シリアルインタ: (UART/CSIO( LIN/I <sup>2</sup> C/I <sup>2</sup> S)	フェース	SDRAM  10 ch (最大) ch 1、ch 4~ch 7: FIFO、 ch 0、ch 2、ch 3、ch 8~ch 15: No FIFO ch 1: I²S					



					品種名			
	Į	頁目	S6E2GM6         S6E2GK6         S6E2GH6         S6E2G36         S6E2G           S6E2GM8         S6E2GK8         S6E2GH8         S6E2G38         S6E2G					
ベースタイマ (PWC/リロードタイマ/ PWM/PPG)			16 ch (最大)					
	A/D 起動 コンペア	6 ch						
	インプット							
多機能タイマ	フリーラン タイマ	3 ch			2 ユニット (最)	ᡮ)		
多機能	アウトプットコンペア							
	波形ジェ ネレータ	3 ch						
	PPG	3 ch						
Sm	nartCard (	ISO7816)			2 ch (最大)			
QP	rC		2 ch (最大)					
デ:	ュアルタイプ	₹			1 unit			
リアルタイムクロック				1 unit				
時計カウンタ					1 unit			
CRC アクセラレータ				Yes (Fixed)				
ウォッチドッグタイマ				1 ch (SW) + 1 ch	(HW)			
外部割込み				32 端子 (最大)+ N	MI × 1			
CSV (クロック監視機能)				Yes				
LVI	D (低電圧	検出機能)			2 ch			
<b>+</b> -	# 05	高速			4 MHz			
小   	載 CR	低速	100 kHz					
デノ	バッグ機能				SWJ-DP/ETM/H	ITM		
고=	ニークID				Yes			

## <注意事項>

- デバイスの機能は、パッケージ端子の制限により、すべて外部端子に割り当てることができません。設計時は注意して端子 割当てを行う必要があります。
  - ご使用になる機能に応じて、I/O ポート割当てにポート リロケーション機能を用いてください。
- 内蔵 CR の精度について、「12.4.3 内蔵 CR 発振規格」をご参照ください。



# 3. パッケージの品種対応

S6E2G シリーズのすべての製品は、144 ピン LQFP および 176 ピン LQFP の両方で利用可能です。

項目	基本型 S6E2 パッケージ セ	2 <b>G</b>
	H0A	J0A
LQFP: (0.5mm ピッチ)	144 端子	176 端子
I/O ポート	121 端子 (最大)	153 端子 (最大)
12 ビット AD コンバータ	24 ch (3 unit)	32 ch (3 unit)

## <注意事項>

- 製品型格と特長の差異については、「13. オーダ型格」をご参照ください。
- 各パッケージの詳細情報については、「14. パッケージ・外形寸法図」をご参照ください。



## 4. 製品の特長

### 32 ビット Arm® Cortex®-M4F コア

- 最大動作周波数: 180 MHz
- FPU 搭載
- DSP 命令対応
- メモリ保護ユニット (MPU): 組込みシステムの信頼性を向上
- ネスト型ベクタ割込みコントローラ (NVIC): 1 ch の NMI (ノンマスカブル割込み)、128 ch の周辺割込みに対応し、16 の割込み優先レベルを設定可能
- 24 ビットシステムタイマ(Sys Tick): OS タスク管理用のシステムタイマ

## オンチップメモリ

■ フラッシュメモリ

本シリーズはフラッシュメモリを搭載します。

- □最大 1024 KB
- ロフラッシュアクセラレータ機能により、0 wait でアクセスを行えます
- ロコード保護用セキュリティ機能

### ■ SRAM

オンチップ SRAM は 3 つの独立した SRAM (SRAM0、SRAM1 および SRAM2)により構成されます。 SRAM0 は Cortex®-M4F コアの I-code バスと D-code バスに接続されます。 SRAM1 と SRAM2 は Cortex®-M4F コアの System バスに接続されます。

□ SRAM0: 最大 128 KB

□ SRAM1: 32 KB □ SRAM2: 32 KB

### 外部バスインタフェース

- SRAM、NOR、NAND フラッシュおよび SDRAM デバイスに対応
- 最大 9 チップセレクト CS0~CS8 (CS8 は SDRAM 専用)
- 8/16/32 ビットのデータ幅
- 最大 25 ビットのアドレスバス
- アドレス/データマルチプレクスをサポート
- 外部 RDY 機能をサポート
- スクランブル機能をサポート
  - □4MB 単位で 0x6000\_0000~0xDFFF\_FFFF の外部領域に スクランブル機能の有効性/無効性を設定可能
  - □2 種類のスクランブルキーがある
  - ロ**注意:** スクランブル機能の使用にサイプレス提供の ソフトウェアライブラリを使用する必要がある

### USB インタフェース (最大 2 チャネル)

USB インタフェースはデバイスとホストで構成されます。

- USB デバイス
  - □ USB 2.0 Full-speed 対応
  - 口最大6エンドポイント
    - エンドポイント 0 はコントロール転送
    - エンドポイント 1、2 はバルク転送、インタラプト転送または アイソクロナス転送を選択可能
    - エンドポイント3~5は、バルク転送またはインタラプト転送を 選択可能
  - ロエンドポイント 1~5 はダブルバッファ構成
  - □ 各エンドポイントのサイズは以下の通り:
    - エンドポイント 0、2~5: 64 バイト
    - エンドポイント 1: 256 バイト
- USB ホスト
  - □ USB 2.0 Full-Speed/Low-Speed 対応
  - ロバルク転送、インタラプト転送およびアイソクロナス転送に対応
  - □USB デバイスの接続/切断を自動検出
  - □ IN/OUT トークン時のハンドシェイクパケットの自動処理
  - □最大 256 バイトのパケット長をサポート
  - ロウェイクアップ機能をサポート

# CAN インタフェース (最大 1 チャンネル) は S6E2GM と S6E2GH デバイスのみに利用可能

- CAN 仕様 2.0A/B に準拠
- 最大転送レート: 1Mbps
- 32 メッセージバッファ搭載

# マルチファンクションシリアルインタフェース (最大 10 チャネル)

- ch 1 および ch 4~7 に 64 バイト受信・送信 FIFO を搭載
- チャネルごとに動作モードを次の中から選択できます:
  - **UART**
  - □ CSIO (SPI)
  - □ LIN
  - □ I2C
  - □ I2S
- UART
  - ロ全二重ダブルバッファ
  - ロパリティあり/なしの選択可能
- □専用ボーレートジェネレータ内蔵
- □外部クロックをシリアルクロックとして使用可能
- □ 豊富なエラー検出機能 (パリティエラー, フレーミングエラーおよびオーバランエラー)



### CSIO (SPI)

- 口全二重ダブルバッファ
- □専用ボーレートジェネレータ内蔵
- ロオーバランエラー検出機能
- ロシリアルチップセレクト機能 (ch 6 と ch 7 のみ)
- 口高速 SPI 対応 (ch 4 と ch 6 のみ)
- ロデータ長: 5~16 ビット

#### I I IN

- ロLIN プロトコル Rev.2.1 に対応
- □全二重ダブルバッファ
- ロマスタ/スレーブモードに対応
- □LIN break field 生成 (データ長が 13 ビットから 16 ビットに変更
- □LIN break デリミタ生成 (1 ビットから 4 ビット長に変更可能)
- □豊富なエラー検出機能(パリティエラー、フレーミングエラーおよ びオーバーランエラー)

### ■ I<sup>2</sup>C

- □ Standard-mode (最大 100 kbps)/Fast-mode (最大 400 kbps) に対応
- □ Fast-mode plus (Fm+) (最大 1000 kbps、ch 3 = ch A および ch 7 = ch B のみ) に対応

#### ■ I<sup>2</sup>S

ロCSIO (SPI) (ch 1 のみ) および I2S clock generator を使用 ロ2 種類の転送プロトコルに対応: I2S および MSB-justified ロマスタモードのみ

### DMA コントローラ (8 チャネル)

DMA コントローラは独立したバスを持ち、CPU と DMA コントローラ は並列動作できます。

- 8 つを独自に構成かつ動作可能なチャンネル
- ソフトウェアまたは内蔵周辺要求による転送開始が可能
- 転送アドレス空間: 32 ビット (4 GB)
- 転送モード: ブロック転送/バースト転送/デマンド転送
- 転送データタイプ: バイト/ハーフワード/ワード
- 転送ブロック数: 1~16
- 転送回数: 1~65536

### DSTC (Descriptor System data transfer Controller; 256 チャネル)

DSTC は CPU を介さずに高速でデータを転送できます。DSTC は Descriptor システム方式を採用しており、あらかじめメモリ上に構 築された Descriptor の指定内容に従って、メモリ/ペリフェラル デバ イスに直接アクセスを行い、データ転送動作を実行できます。

ソフトウェア起動、ハードウェア起動およびチェーン起動機能サポート

### A/D コンバータ (最大 32 チャネル)

- 12 ビット A/D コンバータ
  - □逐次比較型
  - 口3ユニット搭載
  - □変換時間: 0.5 µs@5 V
  - □優先変換可能 (2 レベルの優先度)
  - ロスキャン変換モード
  - ロ変換データ格納用 FIFO 搭載 (スキャン変換用: 16 ステップ、 優先変換用: 4 ステップ)

### ベースタイマ (最大 16 チャネル)

チャネルごとに動作モードを次の中から選択できます:

- 16 ビット PWM タイマ
- 16 ビット PPG タイマ
- 16/32 ビットのリロードタイマ
- 16/32 ビットの PWC タイマ
- イベントカウンタモード (外部クロックモード)

### 汎用 1/0 ポート

本シリーズは端子が外部バスまたは周辺機能に使用されていない 場合、端子を汎用 I/O ポートとして使用できます。また、どの I/O ポ ートに周辺機能を割り当てることができるかを設定できるポート リロ ケーション機能を搭載しています。

- 端子ごとのプルアップ制御可能
- 端子レベルを直接読出し可能
- ポートリロケーション機能搭載
- 144 ピン パッケージで最大 121 個の高速汎用 I/O ポート
- 一部のポートは 5V トレラントに対応した I/O 該当する端子につい ては、「6. 端子機能一覧」および「7. 入出力回路形式」をご参 照ください。

### 多機能タイマ (最大 2 ユニット)

多機能タイマは、次のブロックで構成されます: (最小分解能: 5.56ns)

- 16 ビットフリーランタイマ x3 チャネル/ユニット
- インプットキャプチャ × 4 チャネル/ユニット
- アウトプットコンペア ×6 チャネル/ユニット
- A/D 起動コンペア ×6 チャネル/ユニット
- 波形ジェネレータ ×3 チャネル/ユニット

■ 16 ビット PPG タイマ × 3 チャネル/ユニット

- モータ制御を実現するために次の機能を用意しています:
- PWM 信号出力機能
- DC チョッパ波形出力機能
- デッドタイマ機能
- インプットキャプチャ機能



- ADC 起動機能
- DTIF (モータ緊急停止) 割込み機能

### リアルタイムクロック (RTC)

リアルタイムクロックは 00~99 までの年/月/日/時/分/秒/曜日のカウントを行います。

- 日時指定 (年/月/日/時/分) での割込み機能、年/月/日/ 時/分だけの個別設定も可能
- 設定時間ごと/設定時間後のタイマ割込み機能
- 時間カウントを継続して時刻書換え可能
- うるう年の自動カウントが可能

# クアッドカウンタ (Quadrature Position/Revolution Counter - QPRC; 最大2チャネル)

クアッドカウンタ (QPRC) は、ポジションエンコーダの位置を測定するために使用されます。また、設定によりアップ/ダウンカウンタとしても使用できます。

- 3 つの外部イベント入力端子 AIN、BIN、ZIN の検出エッジを設 定可能
- 16 ビット位置カウンタ
- 16 ビット回転カウンタ
- 2 つの 16 ビットコンペアレジスタ

### デュアルタイマ (32/16 ビットダウン カウンタ)

デュアルタイマは 2 つのプログラム可能な 32/16 ビット ダウン カウンタで構成されます。

各チャネルの動作モードを次の中から選択できます:

- フリーランモード
- 周期モード (= リロードモード)
- ワンショットモード

### 時計カウンタ

時計カウンタは低消費電力モードからの復帰のために使用されます。 クロックソースをメインクロック、サブクロック、内蔵高速 CR クロック または内蔵低速 CR クロックから選択可能です。

■ インターバルタイマ: 最長 64s (サブクロック: 32.768kHz)

### 外部割込み制御ユニット

- 外部割込み入力端子: 最大 32 本□ 両エッジ (立ち上がりエッジと立ち下がりエッジ) 検出に対応
- ノンマスカブル割込み (NMI): 1本

### ウォッチドッグタイマ (2 チャネル)

ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。

本シリーズには「ハードウェア」ウォッチドッグと「ソフトウェア」ウォッチドッグの二つの異なるウォッチドッグがあります。

ハードウェアウォッチドッグタイマは内部低速 CR 発振で動作するため、RTC モードとストップモード以外のすべての低消費電力モードで動作します。

### CRC (Cyclic Redundancy Check) アクセラレータ

CRC アクセラレータは受信データまたはストレージの整合性確認 処理負荷の軽減を実現します。

CCITT CRC16 および IEEE-802.3 CRC32 をサポートします。

- CCITT CRC16 生成多項式: 0x1021
- IEEE-802.3 CRC32 生成多項式: 0x04C11DB7

# SD カードインタフェースは S6E2GM、S6E2GH および S6E2GK デバイスのみに利用可能

下記規格に準拠した SD カードが使用できます。

- Part 1 Physical Layer Specification version 3.01
- Part E1 SDIO Specification version 3.00
- Part A2 SD Host Controller Standard Specification version 3.00
- 1 ビットまたは 4 ビットのデータバス幅

# Ethernet-MAC は S6E2GM、S6E2GK および S6E2G2 デバイスのみに利用可能

- IEEE802.3 仕様に準拠
- 10Mbps/100Mbps のデータ転送レートに対応
- MII/RMII により外部 PHY デバイスとの接続に対応
- MII: 最大 1 チャネル
- RMII: 最大 1 チャネル
- 全二重転送および半二重転送に対応
- Wake-ON-LAN に対応
- ディスクリプタ方式専用 DMAC 内蔵
- 送信 FIFO 2KB および受信 FIFO 2KB
- IEEE1558-2008 (PTP) に準拠

### Smartcard インタフェース (最大2チャネル)

- ISO7816-3 に準拠
- カードリーダのみ/B クラスカードのみ
- 対応プロトコル
  - ☐ Transmitter: 8E2, 8O2, 8N2
  - □ Receiver: 8E1, 8O1, 8N2, 8N1, 9N1
- □ Inverse mode
- TX/RX FIFO 搭載 (RX: 16 バイト、TX: 16 バイト)



### クロック/リセット

### ■ クロック

5 個のクロックソース (2 個の外部発振器、2 個の内部 CR 発振器 およびメイン PLL) から選択できます。

□メインクロック: 4 MHz~48 MHz□ サブクロック: 30 kHz~100 kHz

□ 内蔵高速 CR クロック: 4 MHz □ 内蔵低速 CR クロック: 100 kHz

ロメイン PLL クロック

#### ■ リセット

□ INITX 端子からのリセット要求

ロパワーオンリセット

ロソフトウェアリセット

ロ ウォッチドッグタイマリセット

口低電圧検出リセット

ロクロックスーパーバイザリセット

### クロック監視機能 (CSV: Clock Supervisor)

内蔵 CR 発振による生成クロックを用いて、外部クロックの異常を 監視します。

- 外部クロック異常 (クロック停止) が検出されると、リセットがアサートされる
- 外部周波数異常が検出されると、割込みまたはリセットが アサートされます。

### 低電圧検出機能 (LVD: Low-Voltage Detection)

本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より下がった場合、低電圧検出機能により割込みまたはリセットを発生します。

■ LVD1: 割込みによるエラー報告

■ LVD2: オートリセット動作

### 低消費電力モード

6種類の低消費電力モードに対応します。

- スリープ
- タイマ
- RTC
- ストップ
- ディープスタンバイ RTC (RAM 保持あり/なし選択可能)
- ディープスタンバイストップ (RAM 保持あり/なし選択可能)

### 周辺クロック停止機能

システム動作で使用しない周辺機能はその動作クロックを停止させることで、システム全体の消費電流を低減することができます。

### デバッグ

- シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
- エンベデッド・トレース・マクロセル (ETM) (デバッグおよびトレースを容易にする)。
- AHBトレース・マクロセル (HTM)

### ユニーク ID

41 ビットのデバイス固有の値を設定済み。

### 雷源

- 4 種類の電源
  - ワイドレンジ電圧対応:VCC = 2.7 V~5.5 V
  - □ USB ch 0 I/O 用電源:

USBVCC0 = 3.0 V~3.6 V (USB ch 0 使用時) = 2.7 V~5.5 V (GPIO 使用時)

□ USB ch 1 I/O 用電源:

USBVCC1 = 3.0 V~3.6 V (USB ch 1 使用時) = 2.7 V~5.5 V (GPIO 使用時)


□ Ethernet-MAC I/O の電源:

ETHVCC = 3.0 V~5.5 V (Ethernet 使用時) = 2.7 V~5.5 V (GPIO 使用時)



## 5. 端子配列図

### **LQS144**




### <注意事項>

- GPIO 端子では GPIO 機能のみを表示しています。多重化された信号名についての詳細は端子機能の表をご参照ください。



### **LQP176**



## <注意事項>

- GPIO 端子では GPIO 機能のみを表示しています。多重化された信号名についての詳細は端子機能の表をご参照ください。



## 6. 端子機能

## 端子番号別一覧

XXX\_1 や XXX\_2 のように、アンダバー ("\_") がついている端子の後の数字はリロケーションポート番号を示します。これらの端子は1つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。

拡張ポート機能レジスタ (EPFR) によって利用する端子を選択してください。

端子	番号	地マカ	入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
1	1	VCC	-	-
		PA0		
		RTO00_1 (PPG00_1)		
2	2	TIOA8_0	Е	K
		INT00_0		
		MADATA00_0		
		IC0_CIN_0		
		PA1		
		RTO01_1 (PPG01_1)	_	
3	3	TIOA9_0	Е	I
		MADATA01_0		
		IC0_DATA_0		
		PA2		I
	4	RTO02_1 (PPG02_1)	E	
4		TIOA10_0		
		MADATA02_0		
		IC0_RST_0		
		PA3		
	_	RTO03_1 (PPG03_1)	(PPG03 1)	
5	5	TIOA11_0	Е	I
		MADATA03_0		
		IC0_VPEN_0		
		PA4		
0		RTO04_1 (PPG04_1)	_	
6	6	TIOA12_0	Е	I
		MADATA04_0	_	
		IC0_VCC_0		
		PA5		
		RTO05_1 (PPG05_1)		
7	7	TIOA13_0	Е	K
		INT01_0	_	
		MADATA05_0	<u> </u>	
		IC0_CLK_0		



端子	<del></del> ·番号	111 -> 6+	入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		PA6		
_	_	DTTI0X_1	<b>-</b>	
8	8	INT00_2	E	K
		MADATA06_0		
		PA7		
		IC00_1		
		INT02_2	_	12
9	9	MADATA07_0	E	K
		RTCCO_1	1	
		SUBOUT_1	1	
		P50		
10		SCS72_0	E	1
10	-	IC01_1		'
		TIOA8_2		
		P51		
11		SCS73_0	E	1
''	-	IC02_1		'
		TIOB8_2		
		P52		
12	-	IC03_1	Е	I
		TIOA9_2		
	10	PA8		Q
		SIN7_0		
13		FRCK0_1	1	
13	10	INT02_0		
		WKUP1		
		MADATA08_0		
		PA9		
		SOT7_0		
14	11	(SDA7_0)	N	I
		AIN1_1		
		MADATA09_0		
		PAA	_	
15	12	SCK7_0 (SCL7_0)	N	1
13	12	BIN1_1		'
		MADATA10_0		
		PAB		
		SCS70_0	1	
16	13	ZIN1_1	Е	K
	13	INT03_0		
		MADATA11_0		
		PAC		
4-		SCS71_0		
17	14	TIOB8_0	E	I
		MADATA12_0		



端子	<del></del> ·番号	III - A	入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		PAD		
18	15	SCK3_0 (SCL3_0)	N	1
.0		TIOB9_0		•
		MADATA13_0		
		PAE		
		ADTG_0		
19	16	SOT3_0 (SDA3_0)	N	1
		TIOB10_0		
		MADATA14_0		
		PAF		
		SIN3_0		
20	17	TIOB11_0	I	K
		INT16_0		
		MADATA15_0		
		P08		
21	18	TIOB12_0	E	K
		INT17_0		
		MDQM0_0		
	19	P09		К
22		TIOB13_0	Е	
		INT18_0		
		MDQM1_0		
		P0A		
23	20	ADTG_1	L	I
		MCLKOUT_0		
		P30		
		MI2SWS1_1		
24	-	RX0_1	E	K
		TIOB11_2		
		INT01_2		
		P31		
25	_	MI2SMCK1_1	Е	1
20		TX0_1		
		TIOA12_2		
		P32	4	
26	21	INT19_0	L	K
		S_DATA1_0		
07	00	P33	-	
27	22	FRCK0_0	L	I
		S_DATA0_0		



端子	<del></del>		入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		P34		
28	23	IC03_0	L	K
20	23	INT00_1		TX.
		S_CLK_0		
29	24	VCC	-	-
30	25	VSS	-	-
		P35		
31	26	IC02_0		K
0.		INT01_1	_	
		S_CMD_0		
		P36		
32	27	IC01_0	L	K
32	21	INT02_1		K
		S_DATA3_0		
		P37		
22	20	IC00_0		K
33	28	INT03_1	L	
		S_DATA2_0		
		P38		1
0.4	29	ADTG_2	_	
34		DTTI0X_0	E	
		 S_WP_0		
		P39		К
		RTO00_0		
		(PPG00_0)		
35	30	TIOA0_1	G	
33	30	AIN1_0	_	
		INT16_1		
		S_CD_0		
		MAD24_0		
		P3A	4	
		RTO01_0 (PPG01_0)		
36	31	TIOA1_1	G	K
30	31	BIN1_0		IX
		INT17_1	╡	
		MAD23_0	╡	
		P3B		
		RTO02_0	7	
		(PPG02_0)	_	İ
37	32	TIOA2_1	G	K
		ZIN1_0	_	
		INT18_1	_	
		MAD22_0		



端子	·番号		入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		P3C		
		SIN2_1		
38	33	RTO03_0 (PPG03_0)	G	K
		TIOA3_1		
		INT19_1		
		MAD21_0		
		P3D		
		SOT2_1 (SDA2_1)		
39	34	RTO04_0 (PPG04_0)	G	I
		TIOA4_1		
		MAD20_0		
		P3E		
		SCK2_1 (SCL2_1)		
40	35	RTO05_0 (PPG05_0)	G	1
		TIOA5_1		
		MAD19_0		
		P5D		
		SIN1_1		
41	-	MI2SDI1_1	E	K
		TIOB12_2		
		INT03_2		
		P5E		
42		SOT1_1 (SDA1_1)	Е	1
42	-	MI2SDO1_1		ļ
		TIOA13_2		
		P5F		
43	_	SCK1_1 (SCL1_1)	E	1
10		MI2SCK1_1		•
		TIOB13_2		
44	36	VSS	-	-
45	37	VCC	-	-
		P40		
		SIN7_1		
		RTO10_0 (PPG10_0)		
46	38	TIOA0_0	G	K
		AIN0_0		
		INT23_0		
		MCSX7_0		



端子番号			入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		P41		
		SOT7_1 (SDA7_1)		
47	39	RTO11_0 (PPG11_0)	G	1
		TIOA1_0		
		BIN0_0		
		MCSX6_0		
		P42		
		SCK7_1 (SCL7_1)		
48	40	RTO12_0 (PPG12_0)	G	1
		TIOA2_0		
		ZIN0_0		
		MCSX5_0		
		P43		
		SCS70_1		
49	41	RTO13_0 (PPG13_0)	G	К
		TIOA3_0		
		INT04_0		
		MCSX4_0		
		P44		
		SCS71_1		
50	42	RTO14_0 (PPG14_0)	G	1
		TIOA4_0		
		MCSX3_0		
		P45		
		SCS72_1		
51	43	RTO15_0 (PPG15_0)	G	1
		TIOA5_0		
		MCSX2_0		
52	44	С	-	-
53	45	VSS	-	-
54	46	VCC	-	-
55	47	P46	D	S
	71	X0A	0	)
56	48	P47	D	Т
		X1A		
57	49	INITX	В	С



端子番号		ти — М	入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		PF0		
		SCS73_1		
58	-	RX0_2	E	K
		TIOA15_1		
		INT22_1		
		PF1		
59		TX0_2	E	K
59	-	TIOB15_1		K
		INT23_1		
		P48		
		SIN1_0		
60	50	MI2SDI1_0		I/
00	50	DTTI1X_0	L	K
		INT06_0		
		MRASX_0		
	51	P49		I
		SOT1_0	L	
61				
O1				
				1
	52			
62			L	
63	53		-	K
00	33	_	-	1
			-	
64				
	54		1	K
			┪	
65	55	5	L	K
63	52 53 54	SIN1_0 MI2SDI1_0 DTTI1X_0 INT06_0 MRASX_0 P49	L	



端子番号		UI A-	入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		P4E		
		SCK9_0		
66	56	(SCL9_0)	L	Q
00	30	INT05_0	_	Q
		WKUP2		
		MCSX1_0		
		P70		
67	<b>5</b> 7	ADTG_7		
67	57	SOT9_0 (SDA9_0)	L	I
		MCSX0_0		
		P71		
		ADTG_8		
68	58	SIN9_0	1	K
		INT04_1		IX.
		MRDY_0		
		P72		
		TIOB0_0		_
69	59	INT06_2	E	I
		MAD00_0		
		P73		
		SIN8_0		
70	60	TIOB1_0	Е	K
		INT20_0		
		MAD01_0		
		P74		
		SOT8_0		
71	61	(SDA8_0)	E	I
		TIOB2_0		
		MAD02_0		
		P75		
72	62	SCK8_0 (SCL8_0)	Е	ı
12	02	TIOB3_0		•
		MAD03_0		
		P76		
		SIN6_0		
73	63	TIOB4_0	E	K
		INT21_0		
		MAD04_0		
		P77		
		SOT6_0		
74	64	(SDA6_0)	L	1
		TIOB5_0		
		MAD05_0		



端子番号		入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式
		P78		
		SCK6_0		
75	65	(SCL6_0)	L	1
		AIN0_1		
		MAD06_0		
		P79	_	
70	00	SCS60_0		17
76	66	BINO_1	E	K
		INT22_0	_	
		MAD07_0		
		P7A	_	
77	67	SCS61_0	E	K
77	67	ZIN0_1		K
		INT07_2	$\dashv$	
		MAD08_0		
		PF2 SCS62_0	$\dashv$	
78		DTTI1X_1	E	1
70	_	TIOA6_1	<b>⊣</b>	•
		IC1_CLK_1	-	
		PF3		
		SCS63_0	_	
		FRCK1_1	+	
79	-	TIOB6_1	E	K
		INT05_1		
		IC1_VCC_1		
		PF4		
		IC10_1		
80	-	TIOA7_1	Е	K
		INT06_1		
		IC1_VPEN_1		
		PF5		
		SIN3_1		
04		IC11_1		K
81	-	TIOB7_1	E	K
		INT07_1		
		IC1_RST_1		
		PF6		
		SOT3_1		
		(SDA3_1)		
82	-	IC12_1	E	K
		TIOA14_1	4	
		INT20_1	4	
		IC1_DATA_1		



端子番号			入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		PF7		
		SCK3_1		
		(SCL3_1)		
83	-	IC13_1	E	K
		TIOB14_1		
		INT21_1		
		IC1_CIN_1		
84	68	PE0	С	F
		MD1		
85	69	MD0	J	D
86	70	PE2	A	А
		X0		
87	71	PE3	A	В
		X1		
88	72	VSS	-	-
89	73	VCC	-	-
90	74	AVCC	-	-
91	75	AVSS	-	-
92	76	AVRL	-	-
93	77	AVRH	-	-
		P10		М
		AN00		
94	78	TIOA0_2	F	
94		INT08_0		
		MNREX_0		
		IC1_CLK_0		
		P11		
		AN01		
95	79	TIOB0_2	F	L
		MNWEX_0		
		IC1_VCC_0		
		P12		
		AN02		
96	80	TIOA1_2	F	L
		MNCLE_0		
		IC1_VPEN_0		
		P13		
		AN03		
		SIN9_1		
97	81	TIOB1_2	F	M
		INT25_1		
		MNALE_0		
		IC1_RST_0		



端子番号		入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式
		P14		
		AN04		
		SOT9_1		
98	82	(SDA9_1)	F	N
		TIOA2_2		
		IC1_DATA_0		
		TRACED0		
		P15		
		AN05		
		SCK9_1	_	
99	83	(SCL9_1)	F	N
		TIOB2_2	_	
		IC1_CIN_0	_	
		TRACED1		
		P16	4	
		AN06	$\dashv$	0
100	84	SIN6_1	F	
		RX0_0	_	
		INT09_0	_	
		TRACED2		
	85	P17	$\dashv$	
		AN07 SOT6_1	F	N
101		(SDA6_1)		
		TX0_0		
		TRACED3		
		PB0		N
		AN16		
102	-	SCK6_1 (SCL6_1)	F	
		TIOA9_1		
		TRACED8		
		PB1		
		AN17		
		SCS60_1		
103	-	TIOB9_1	F	0
		AIN0_2		
		INT08_1		
		TRACED9		
		PB2		
		AN18		
104		SCS61_1		
	-	TIOA10_1	F	0
		BIN0_2		
		INT09_1		
		TRACED10		



端子番号	1W -> A-	入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式
		PB3		
		AN19		
		SCS62_1		
105	-	TIOB10_1	F	N
		ZIN0_2	_	
		TRACED11	1	
		P18		
		AN08	1	
		SIN2_0	=	
106	86	TIOA3_2	F	0
		INT10_0	-	
			4	
		TRACED4		
		P19	4	
		AN09	4	
407	07	SOT2_0 (SDA2_0)	_	
107	87	·	F	Ο
		TIOB3_2		
		INT24_1		
		TRACED5		
	88	P1A	F	N
		AN10		
108		SCK2_0		
		(SCL2_0)		
		TIOA4_2		
		TRACED6		
		P1B	4	
400		AN11	_	0
109	89	TIOB4_2	F	
		INT11_0	4	
		TRACED7		
		PB4	_	
		AN20		
110	_	SCS63_1	F	0
110		TIOA11_1		<u> </u>
		INT10_1		
		TRACED12		
		PB5		
		AN21		
111		SIN8_1		
	-	TIOB11_1	F	0
		AIN1_2		
		INT11_1	]	
		TRACED13	1	



端子番号	1111 - 12	入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式
		PB6		
		AN22		
		SOT8_1		
112	-	(SDA8_1)	F	N
		TIOA12_1		
		BIN1_2		
		TRACED14		
		PB7	=	
		AN23		
		SCK8_1		
113	-	(SCL8_1)	F	N
		TIOB12_1		
		ZIN1_2		
		TRACED15		
		P1C		
		AN12		
114	90	SCK0_1 (SCL0_1)	F	N
		TIOA5_2		
		TRACECLK		
		P1D		
		AN13		
115	91	SOT0_1	F	L
	01	(SDA0_1)	, ,	
		TIOB5_2		
		MAD09_0 P1E		
		AN14	1	
		SIN0_1	_	
116	92	TIOA8_1	F	M
		INT26_1	1	
		MAD10_0	1	
		P1F		
		AN15	1	
		RTS5_0	_	
117	93	TIOB8_1	F	M
		INT27_1	1	
		MAD11_0	1	
		P2A		
		AN24	]	
118	94	CTS5_0	F	M
		INT08_2		
		MAD12_0		



端子番号		тт — М	入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		P29		
		AN25		
119	95	SCK5_0	F	M
		(SCL5_0)		
		INT09_2		
		MAD13_0		
		P28	_	
		AN26	4	
120	96	SOT5_0 (SDA5_0)	F	M
		INT10_2		
		MAD14_0	1	
		P27		
		AN27	1	
121	97	SIN5_0	F	M
		INT24_0		
		MAD15_0		
		P26		
		ADTG_6		
122	98	TIOA6_2	Е	M
		INT11_2		
		MAD16_0		
		P25		
		AN28	]	
123	99	TIOB6_2	F	М
		INT25_0		
		MAD17_0		
		P24		
124	100	AN29	F	L
124	100	TIOA13_1		L
		MAD18_0		
		P23		
		UHCONX1		
125	101	AN30	F	L
		SCK0_0 (SCL0_0)		L
		TIOB13_1	]	
		 P22		
		AN31	1	
126	102	SOT0_0 (SDA0_0)	Е	M
		INT26_0	1	



端子	———————— ·番号		入出力	端子状態
LQFP-176	LQFP-144	端子名	回路形式	形式
		P21		
		ADTG_4		
127	103	SIN0_0	I	K
		INT27_0		
		CROUT_0		
		P20		
128	104	NMIX	I	F
		WKUP0		
129	105	USBVCC1	-	-
420	400	P82		0
130	106	UDM1	H	R
101	407	P83		0
131	107	UDP1	H	R
132	108	VSS	-	-
133	109	VCC	-	-
404	440	P00	-	0
134	110	TRSTX	E	G
	111	P01		G
135		TCK	E	
		SWCLK		
400	110	P02		0
136	112	TDI	E	G
		P03		
137	113	TMS	Е	G
		SWDIO		
		P04		
138	114	TDO	Е	G
		SWO		
		P90		
		RTO10_1		
139	_	(PPG10_1)	Е	K
133	_	TIOB0_1	_	IX
		INT12_1		
		IC0_CLK_1		
		P91	_	
140		SIN5_1	_	
	-	RTO11_1 (PPG11_1)	E	K
		TIOB1_1		
		INT13_1		
		IC0_VCC_1		



端子番号	1th -> 6-	入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式
		P92		
		SOT5_1 (SDA5_1)		
141	-	RTO12_1 (PPG12_1)	E	К
		TIOB2_1		
		INT14_1		
		IC0_VPEN_1		
		P93		
		SCK5_1 (SCL5_1)		
142	-	RTO13_1 (PPG13_1)	Е	K
		TIOB3_1		
		INT15_1		
		IC0_RST_1		1
		P94		
		CTS5_1		
143	-	RTO14_1 (PPG14_1)	E	1
		TIOB4_1		
		IC0_DATA_1		1
		P95		
		RTS5_1		1
		RTO15_1	_	
144	-	(PPG15_1)	E	
		TIOB5_1		
		IC0_CIN_1		
145	115	PC0	K	V
140	115	E_RXER	K	V
		PC1		
146	116	TIOB6_0	K	V
		E_RX03		
		PC2		
147	117	TIOA6_0	K	V
		E_RX02		
		PC3		
148	118	TIOB7_0	K	V
		E_RX01		
		PC4		
149	119	TIOA7_0	K	V
		E_RX00		
		PC5		
150	120	TIOB14_0	K	V
		E_RXDV		



端子番号			入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式	
		PC6			
151	121	TIOA14_0	K	V	
		E_MDIO			
		PC7			
450	400	INT13_0		147	
152	122	E_MDC	E	W	
		CROUT_1			
450	400	PC8	16	1/	
153	123	E_RXCK_REFCK	K	V	
		PC9			
154	124	TIOB15_0	K	V	
		E_COL			
		PCA			
155	125	TIOA15_0	K	V	
		E_CRS			
156	126	ETHVCC	-	-	
157	127	VSS	-	-	
		PCB		W	
158	128	INT28_0	L		
100	120	E_COUT	_		
		PCC			
159	129	E_TCK	K	V	
		PCD			
		SOT4_1	_		
160	130	(SDA4_1)	L	W	
		INT14_0			
		E_TXER			
		PCE			
404	404	SIN4_1	T	107	
161	131	INT15_0	L	W	
		E_TX03			
		PCF			
400	400	RTS4_1		10/	
162	132	INT12_0	L	W	
		E_TX02			
		PD0			
163	133	INT30_1	L	W	
		E_TX01	7	• •	
		PD1			
164	134	INT31_1	L	W	
		E_TX00	7		
		PD2			
165	135	CTS4_1	L	V	
	100	E_TXEN			



端子番号			入出力	端子状態	
LQFP-176	LQFP-144	端子名	回路形式	形式	
		P6E			
		ADTG_5			
166	136	SCK4_1 (SCL4_1)	Е	W	
		INT29_0			
		E_PPS			
167		P65	П	K	
167	-	INT28_1		K	
		P64		K	
168	-	CTS4_0	I		
		INT29_1			
		P63		К	
		ADTG_3			
169	137	RTS4_0	L		
		INT30_0			
		MOEX_0			
	138	P62		1	
170		SCK4_0 (SCL4_0)	L		
		TIOB7_2			
		MWEX_0			
	139	P61	L	1	
		UHCONX0			
		SOT4_0 (SDA4_0)			
171		TIOA7_2			
		MALE_0			
		RTCCO_0			
		SUBOUT_0			
		P60		Q	
		SIN4_0	1		
172	140	INT31_0	- 1		
		WKUP3	1		
173	141	USBVCC0	-	-	
		P80			
174	142	UDM0	H	R	
		P81			
175	143	UDP0	H	R	
176	144	VSS	-	-	



### 端子機能別一覧

XXX\_1 や XXX\_2 のように、アンダバー ("\_") がついている端子の後の数字はリロケーションポート番号を示します。これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。

拡張ポート機能レジスタ (EPFR) によって利用する端子を選択してください。

端子機能	端子名	機能	端子番号		
		TAX FIL	LQFP 176	LQFP 144	
	ADTG_0	A/D コンバータ外部トリガ入力端子	19	16	
	ADTG_1		23	20	
	ADTG_2		34	29	
	ADTG_3		169	137	
	ADTG_4		127	103	
	ADTG_5		166	136	
	ADTG_6		122	98	
	ADTG_7		67	57	
	ADTG_8		68	58	
	AN00		94	78	
	AN01		95	79	
	AN02		96	80	
	AN03		97	81	
	AN04		98	82	
	AN05		99	83	
	AN06		100	84	
	AN07		101	85	
	AN08		106	86	
	AN09		107	87	
	AN10		108	88	
A/D コンバータ	AN11		109	89	
コンハーダ	AN12		114	90	
	AN13		115	91	
	AN14		116	92	
	AN15	A/D コンバータ アナログ入力端子。	117	93	
	AN16	ANxx は A/D コンバータ ch xx を示す	102	-	
	AN17	1	103	-	
	AN18		104	-	
	AN19		105	-	
	AN20		110	-	
	AN21		111	-	
	AN22		112	-	
	AN23	1	113	-	
	AN24		118	94	
	AN25		119	95	
	AN26		120	96	
	AN27		121	97	
	AN28		123	99	
	AN29	1	124	100	
	AN30	1	125	101	
	AN31	1	126	102	



	14 -2 A	Life Date	端子	子番号	
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144	
	TIOA0_0		46	38	
	TIOA0_1	ベースタイマ ch 0 TIOA 端子	35	30	
ベースタイマ	TIOA0_2		94	78	
0	TIOB0_0		69	59	
	TIOB0_1	ー ベースタイマ ch 0 TIOB 端子	139	-	
	TIOB0_2	7	95	79	
	TIOA1_0		47	39	
	TIOA1_1	ー ベースタイマ ch 1 TIOA 端子	36	31	
ベースタイマ	TIOA1_2	7	96	80	
1	TIOB1_0		70	60	
	TIOB1_1	ー ベースタイマ ch 1 TIOB 端子	140	-	
	TIOB1_2	7	97	81	
	TIOA2_0		48	40	
	TIOA2_1	ー ベースタイマ ch 2 TIOA 端子	37	32	
ベースタイマ	TIOA2_2	7	98	82	
2	TIOB2_0		71	61	
	TIOB2_1	ー ベースタイマ ch 2 TIOB 端子	141	-	
	TIOB2 2	7	99	83	
	TIOA3_0		49	41	
	TIOA3_1	─ │ ベースタイマ ch 3 TIOA 端子	38	33	
ベースタイマ	TIOA3_2		106	86	
3	TIOB3_0	ベースタイマ ch 3 TIOB 端子	72	62	
	TIOB3 1		142	-	
	TIOB3_2		107	87	
	TIOA4_0	ベースタイマ ch 4 TIOA 端子	50	42	
	TIOA4 1		39	34	
ベースタイマ	TIOA4 2		108	88	
4	TIOB4_0	ベースタイマ ch 4 TIOB 端子	73	63	
	TIOB4_1		143	-	
	TIOB4_2		109	89	
	TIOA5_0	ベースタイマ ch 5 TIOA 端子	51	43	
	 TIOA5_1		40	35	
ベースタイマ	TIOA5_2		114	90	
5	TIOB5_0	ベースタイマ ch 5 TIOB 端子	74	64	
	TIOB5_1		144	-	
	TIOB5_2		115	91	
	TIOA6_0	ベースタイマ ch 6 TIOA 端子	147	117	
	TIOA6_1		78	-	
ベースタイマ	TIOA6_2		122	98	
6	TIOB6_0	ベースタイマ ch 6 TIOB 端子	146	116	
	TIOB6_1		79	-	
	TIOB6_2		123	99	
	TIOA7_0	ベースタイマ ch 7 TIOA 端子	149	119	
ベースタイマ	TIOA7_1		80	-	
7	TIOA7_2		171	139	



منم بناء د شد	14 7 A	144.614	端子	端子番号	
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144	
	TIOB7_0		148	118	
	TIOB7_1	ベースタイマ ch 7 TIOB 端子	81	-	
	TIOB7_2		170	138	
	TIOA8_0		2	2	
	TIOA8_1	ベースタイマ ch 8 TIOA 端子	116	92	
ベースタイマ	TIOA8_2		10	-	
8	TIOB8_0		17	14	
	TIOB8_1	ベースタイマ ch 8 TIOB 端子	117	93	
	TIOB8_2		11	-	
	TIOA9_0		3	3	
	TIOA9_1	ベースタイマ ch 9 TIOA 端子	102	-	
ベースタイマ 9	TIOA9_2		12	-	
9	TIOB9_0	* 74/7 - LOTIOD # 7	18	15	
	TIOB9_1	─ベースタイマ ch 9 TIOB 端子	103	-	
	TIOA10_0	× 74/7 -1 40 TIOA +47	4	4	
ベースタイマ	TIOA10_1	ーベースタイマ ch 10 TIOA 端子	104	-	
10	TIOB10_0	* フカノマ -k 40 TIOD 世マ	19	16	
	TIOB10_1	ーベースタイマ ch 10 TIOB 端子	105	-	
	TIOA11_0	× 74/7 -1 44 TO 4 147	5	5	
	TIOA11_1	ーベースタイマ ch 11 TIOA 端子	110	-	
ベースタイマ 11	TIOB11_0		20	17	
11	TIOB11_1	ベースタイマ ch 11 TIOB 端子	111	-	
	TIOB11_2		24	-	
	TIOA12_0	ベースタイマ ch 12 TIOA 端子	6	6	
	TIOA12_1		112	-	
ベースタイマ	TIOA12_2		25	-	
12	TIOB12_0	ベースタイマ ch 12 TIOB 端子	21	18	
	TIOB12_1		113	-	
	TIOB12_2		41	-	
	TIOA13_0	ベースタイマ ch 13 TIOA 端子	7	7	
	TIOA13_1		124	100	
ベースタイマ	TIOA13_2		42	-	
13	TIOB13_0	ベースタイマ ch 13 TIOB 端子	22	19	
	TIOB13_1		125	101	
	TIOB13_2		43	-	
	TIOA14_0	ボ フカノフ ch 44 TIOA 地フ	151	121	
ベースタイマ	TIOA14_1	- ベースタイマ ch 14 TIOA 端子	82	-	
14	TIOB14_0	- ベースタイマ ch 14 TIOB 端子	150	120	
	TIOB14_1		83	-	
	TIOA15_0	- ベースタイマ ch 15 TIOA 端子	155	125	
ベースタイマ	TIOA15_1		58	-	
15	TIOB15_0	ベースタイマ ch 15 TIOB 端子	154	124	
	TIOB15_1		59	-	
CANLO	TX0_0		101	85	
CAN 0	TX0_1	─CAN インタフェース ch 0 TX 出力端子	25	-	



110 - 120 50	100	I MA ALL	端子	·番号
端子機能	端子名	機能	LQFP 176	LQFP 144
	TX0_2		59	-
	RX0_0		100	84
	RX0_1	CAN インタフェース ch 0 RX 入力端子	24	-
	RX0_2		58	-
<b>端子機能</b> がバッツが	SWCLK	シリアルワイヤデバッグインタフェースクロック入力端 子	135	111
	SWDIO	シリアルワイヤデバッグインタフェースデータ入出力端子	137	113
	SWO	シリアルワイヤビューア出力端子	138	114
	TCK	JTAG テストクロック入力端子	135	111
	TDI	JTAG テス データ入力端子	136	112
	TDO	JTAG デバッグデータ出力端子	138	114
	TMS	JTAG テストモード状態入出力端子	137	113
	TRACECLK	ETM/HTM のトレース CLK 出力端子	114	90
	TRACED0		98	82
	TRACED1	ETM のトレースデータ出力端子/	99	83
	TRACED2	HTM のトレースデータ出力端子	100	84
ニバッギ	TRACED3		101	85
77793	TRACED4		106	86
	TRACED5		107	87
	TRACED6	ー HTM のトレースデータ出力端子	108	88
	TRACED7		109	89
	TRACED8		102	-
	TRACED9		103	-
	TRACED10		104	-
	TRACED11		105	-
	TRACED12		110	-
	TRACED13		111	-
	TRACED14		112	-
	TRACED15		113	-
	TRSTX	JTAG テストリセット入力端子	134	110
	MAD00_0		69	59
	MAD01_0	- 外部バスインタフェースアドレスバス -	70	60
	MAD02_0		71	61
	MAD03_0		72	62
	MAD04_0		73	63
	MAD05_0		74	64
外部	MAD06_0		75	65
	MAD07_0		76	66
	MAD08_0		77	67
	MAD09_0		115	91
	MAD10_0		116	92
	MAD11_0		117	93
	MAD12_0		118	94
	MAD13_0		119	95



ملم فقد د بلاد	-W> #4	Litte Sale	端子	番号
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144
	MAD14_0		120	96
	MAD15_0		121	97
	MAD16_0		122	98
	MAD17_0		123	99
	MAD18_0		124	100
	MAD19_0		40	35
	MAD20_0		39	34
	MAD21_0		38	33
	MAD22_0		37	32
	MAD23_0		36	31
	MAD24_0		35	30
	MCSX0_0		67	57
	MCSX1_0		66	56
	MCSX2_0		51	43
	MCSX3_0	外部バスインタフェースチップセレクト出力端子	50	42
	MCSX4_0		49	41
	MCSX5_0		48	40
	MCSX6_0		47	39
	MCSX7_0		46	38
	MCSX8_0		63	53
	MADATA00_0		2	2
	MADATA01_0		3	3
	MADATA02_0		4	4
	MADATA03_0		5	5
	MADATA04_0		6	6
	MADATA05_0		7	7
	MADATA06_0		8	8
	MADATA07_0	外部バスインタフェースデータバス	9	9
	MADATA08_0	(アドレス/データマルチプレクサバス)	13	10
	MADATA09_0		14	11
	MADATA10_0		15	12
外部	MADATA11_0		16	13
バス	MADATA12_0		17	14
1	MADATA13_0		18	15
	MADATA14_0		19	16
1	MADATA15_0		20	17
1	MDQM0_0	  外部バスインタフェースバイトマスク信号出力	21	18
1	MDQM1_0		22	19
	MALE_0	マルチプレクス時アドレスラッチイネーブル出力信号	171	139
1	MRDY_0	外部 RDY 入力信号	68	58
	MCLKOUT_0	外部バスクロック出力	23	20
	MNALE_0	NAND フラッシュ出力端子をコントロールする外部 バスインタフェース ALE 信号	97	81
	MNCLE_0	NAND フラッシュ出力端子をコントロールする外部 バスインタフェース CLE 信号	96	80



منم بنند د شد	W > A	Lift Al-	端子	·番号
端子機能	端子名	機能	LQFP 176	LQFP 144
	MNREX_0	NAND フラッシュをコントロール する外部 バス インタフェースリード許可信号	94	78
	MNWEX_0	NAND フラッシュをコントロール する外部 バス インタフェースライト許可信号	95	79
	MOEX_0	SRAM の外部バスインタフェース リード許可信号 読み出しイネーブル信号	169	137
	MWEX_0	SRAM の外部バスインタフェース ライト許可信号 書き込みイネーブル信号	170	138
	MSDCLK_0	SDRAM インタフェース SDRAM クロック出力端子	65	55
	MSDCKE_0	SDRAM インタフェース SDRAM クロックイネーブル端子	64	54
	MRASX_0	SDRAM インタフェース SDRAM ロウアクティブストローブ端子	60	50
	MCASX_0	SDRAM インタフェース SDRAM カラムアクティブストローブ端子	61	51
	MSDWEX_0	SDRAM インタフェース SDRAM ライトイネーブル端子	62	52
	INT00_0	外部割込み要求 00 の入力端子	2	2
	INT00_1		28	23
	INT00_2		8	8
	INT01_0	外部割込み要求 01 入力端子	7	7
	INT01_1		31	26
	INT01_2		24	-
	INT02_0	外部割込み要求 02 入力端子	13	10
	INT02_1		32	27
	INT02_2	外部割込み要求 03 入力端子	9	9
	INT03_0		16	13
	INT03_1		33	28
	INT03_2		41	-
	INT04_0	ᇦᅘᄬᇃᇃᆓᆉᇬᄼᇰᆉᄤᅩᆽ	49	41
L.I +22	INT04_1	外部割込み要求 04 入力端子 	68	58
外部 割込み	INT04_2		63	53
一一司心の	INT05_0	┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃	66	56
	INT05_1 INT05_2	外部割込み要求 05 入力端子 	79 64	- 54
	INT05_2 INT06_0			50
	INT06_0	」    外部割込み要求 06 入力端子	60 80	- 50
	INT06_1	Yr ppagとか女外 UO 八刀蝸丁	69	59
	INT06_2 INT07_0		65	55
	INT07_0	」  外部割込み要求 07 入力端子	81	-
	INT07_1		77	67
	INT07_2		94	78
	INT08_0	」  外部割込み要求 08 入力端子	103	-
	INT08_1	フェロトロッグラン・ダイン・ロー・フィンコン川 コ	118	94
	INT09_0		100	84
	INT09_0	」  外部割込み要求 09 入力端子	104	-
	INT09_1	フェロトロッグニック・ダイン・ロー・フィンコン川 コ	119	95
	111109_2	1	113	30



ज्यक्षा ← सर	±4 → 54	THE DA	端子	番号
端子機能 は	端子名	機能	<b>LQFP 176</b>	LQFP 144
	INT10_0		106	86
	INT10_1	外部割込み要求 10 入力端子	110	-
	INT10_2		120	96
	INT11_0		109	89
	INT11_1		111	-
	INT11_2		122	98
	INT12_0		162	132
	INT12_1	外部割込み要求 12 入力端子	139	-
	INT13_0		152	122
	INT13_1	一外部割込み要求 13 入力端子	140	-
	INT14_0		160	130
	INT14_1	一外部割込み要求 14 入力端子	141	-
	INT15_0		161	131
1	INT15_0	一外部割込み要求 15 入力端子	142	-
	INT16_0		20	17
	INT16_0	一外部割込み要求 16 入力端子	35	30
			21	18
	INT17_0	外部割込み要求 17 入力端子		_
	INT17_1		36	31
	INT18_0	外部割込み要求 18 入力端子	22	19
	INT18_1		37	32
	INT19_0		26	21
	INT19_1		38	33
	INT20_0		70	60
	INT20_1		82	-
	INT21_0	 - 外部割込み要求 21 入力端子	73	63
	INT21_1		83	-
外部	INT22_0	外部割込み要求 22 入力端子	76	66
割込み	INT22_1		58	-
	INT23_0		46	38
	INT23_1	VI AI AI - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 -	59	-
1	INT24_0	│ ──外部割込み要求 24 入力端子	121	97
	INT24_1	71 BE BIACT / 2017 C - / 7/1/00 J	107	87
	INT25_0	│ ──外部割込み要求 25 入力端子	123	99
	INT25_1	ハード・ローロングラン・スペン・カー・ファン・ファン・ファン・ファン・ファン・ファン・ファン・ファン・ファン・ファン	97	81
1	INT26_0	── ──外部割込み要求 26 入力端子	126	102
1	INT26_1		116	92
	INT27_0	── ──外部割込み要求 27 入力端子	127	103
	INT27_1	7F即引处你安水 21 八刀端丁	117	93
	INT28_0	<b>対却はな声式20~1 七世</b> マ	158	128
1	INT28_1	一外部割込み要求 28 入力端子	167	-
1	INT29_0	ᆔᅘᄜᇻᇷᇑᆇᇬᇬᇍᆂᄤᄀ	166	136
	INT29_1	─ 外部割込み要求 29 入力端子	168	-
	INT30_0		169	137
1	INT30_1	─ 外部割込み要求 30 入力端子	163	133
	INT31_0	外部割込み要求 31 入力端子	172	140



	地マカ	188 At.	端子	·番号
端子機能	端子名	機能	LQFP 176	LQFP 144
	INT31_1		164	134
	NMIX	ノンマスカブル割込み入力端子	128	104
P00 P01 P02 P03 P04 P08 P09	P00		134	110
	P01		135	111
	P02		136	112
	P03		137	113
	P04	一 汎用入出力ポート 0	138	114
	P08		21	18
	P09		22	19
	P0A		23	20
	P10		94	78
	P11		95	79
	P12		96	80
	P13		97	81
	P14		98	82
	P15		99	83
	P16		100	84
	P17	─ ─ 汎用入出力ポート 1	101	85
	P18		106	86
GPIO	P19		107	87
	P1A		108	88
	P1B		109	89
	P1C		114	90
	P1D		115	91
	P1E		116	92
	P1F		117	93
	P20		128	104
	P21		127	103
	P22		126	102
	P23	-	125	101
	P24		124	100
	P25	── 	123	99
	P26		122	98
	P27		121	97
	P28		120	96
	P29	_	119	95
	P2A	_	118	94
	P30		24	-
	P31	_	25	-
	P31	$\dashv$	26	21
	P33	-	27	22
GPIO	P33	─ 汎用入出カポート3	28	23
	P34 P35	-	31	26
		$\dashv$		
	P36	_	32	27
	P37		33	28



端子機能	端子名	機能	端子	
当而 丁 <b>竹</b> 菜 月已	<b>圳丁</b> 和	198 HE	LQFP 176	LQFP 144
	P38		34	29
	P39		35	30
	P3A		36	31
	P3B		37	32
	P3C		38	33
	P3D		39	34
	P3E		40	35
	P40		46	38
	P41		47	39
	P42		48	40
	P43		49	41
	P44		50	42
	P45		51	43
	P46		55	47
	P47	── 汎用入出力ポート 4	56	48
	P48		60	50
	P49		61	51
	P4A		62	52
	P4B		63	53
	P4C		64	54
	P4D		65	55
	P4E		66	56
	P50	汎用入出力ポート 5	10	-
	P51		11	-
	P52		12	-
	P5D		41	-
	P5E		42	-
	P5F		43	-
	P60		172	140
	P61		171	139
	P62		170	138
	P63	   汎用入出力ポート 6	169	137
	P64		168	-
	P65		167	-
	P6E		166	136
	P70		67	57
	P71		68	58
	P72		69	59
	P73		70	60
05:5	P74		71	61
GPIO	P75	─ 汎用入出力ポート 7	72	62
	P76		73	63
	P77		74	64
	P78	_	75	65
	P79		76	66



端子機能	端子名	機能		番号
细丁物料	圳丁10	THE THE	LQFP 176	LQFP 144
	P7A		77	67
	P80		174	142
	P81	│ ──汎用入出力ポート 8	175	143
	P82		130	106
	P83		131	107
	P90		139	-
	P91		140	-
	P92	│ ──汎用入出力ポート 9	141	-
	P93		142	-
	P94		143	-
	P95		144	-
	PA0		2	2
	PA1		3	3
	PA2		4	4
	PA3		5	5
	PA4		6	6
	PA5		7	7
	PA6		8	8
	PA7	9 13 14 15 16 17 18 19 20	9	9
	PA8		13	10
	PA9		14	11
	PAA		15	12
	PAB		16	13
	PAC		17	14
	PAD		18	15
	PAE		19	16
	PAF		20	17
	PB0		102	-
	PB1		103	-
	PB2		104	-
0.710	PB3		105	-
GPIO	PB4	── 汎用入出力ポート B	110	-
	PB5		111	-
	PB6		112	-
	PB7		113	-
	PC0		145	115
	PC1		146	116
	PC2		147	117
	PC3	7	148	118
0.51.5	PC4		149	119
GPIO	PC5	── 汎用入出力ポート C	150	120
	PC6		151	121
	PC7	_	152	122
	PC8		153	123
	PC9	7	154	124



مام معدد کا الباد	141 A	IM AL	端子	·番号
端子機能 は	端子名	<b>機能</b>	LQFP 176	LQFP 144
	PCA		155	125
	PCB		158	128
	PCC		159	129
	PCD		160	130
	PCE		161	131
	PCF		162	132
	PD0		163	133
	PD1	汎用入出力ポート D	164	134
	PD2		165	135
	PE0		84	68
	PE2	汎用入出力ポートE	86	70
	PE3		87	71
	PF0		58	-
	PF1		59	-
	PF2		78	-
	PF3		79	-
	PF4		80	-
	PF5		81	-
	PF6		82	-
	PF7		83	-
	SIN0_0	マルチファンクションシリアルインタフェース ch 0	127	103
	SIN0_1	の入力端子	116	92
マルチファンク	SOT0_0 (SDA0_0)	マルチマルチファンクションシリアルインタフェース ch 0 の出力端子。	126	102
ションシリアル	SOT0_1 (SDA0_1)	UART/CSIO/LIN (動作モード 0〜3) として使用する ときは SOTO として、I <sup>2</sup> C 端子 (動作モード 4) とし て使用するときは SDAO として機能します。	115	91
0	SCK0_0 (SCL0_0)	マルチファンクションシリアルインタフェース ch 0 のクロック I/O 端子。	125	101
	SCK0_1 (SCL0_1)	CSIO 端子 (動作モード 2) として使用するときは SCKO として、I <sup>2</sup> C 端子 (動作モード 4) として使用 するときは SCLO として機能する。	114	90
	SIN1_0 (MI2SDI1_0)	マルチファンクションシリアルインタフェース ch 1 の 入力端子。	60	50
	SIN1_1 (MI2SDI1_1)	I <sup>2</sup> S 端子 (動作モード 2) として使用するときは SIN1 は MI2SDI1 として機能する。	41	-
	SOT1_0 (SDA1_0) (MI2SDO1_0)	マルチファンクションシリアルインタフェース ch 1 の出力端子。 UART/CSIO/LIN端子 (動作モード0~3) として使	61	51
マルチファンク ション シリアル 1	SOT1_1 (SDA1_1) (MI2SDO1_1)	用するときはSOT1として、I <sup>2</sup> C端子(動作モード4) として使用するときはSDA1として機能する。 I <sup>2</sup> S端子(動作モード2)として使用するときは SOT1はMI2SDO1として機能する。	42	-
	SCK1_0 (SCL1_0) (MI2SCK1_0)	マルチファンクションシリアルインタフェース ch 1 の クロック I/O 端子。 CSIO 端子 (動作モード 2) で使用するときは	62	52
	SCK1_1 (SCL1_1) (MI2SCK1_1)	SCK1 として、I <sup>2</sup> C 端子 (動作モード 4) として使用   するときは SCL1 として機能する。   I <sup>2</sup> S 端子 (動作モード 2) として使用するときは   SCK1 は MI2SCK1 として機能する。	43	-



111 - 144 At.	Th ->	IM AL	端子番号	
端子機能	端子名	機能	LQFP 176	LQFP 144
	MI2SWS1_0	  I <sup>2</sup> S ワード選択(WS)出力端子	63	53
	MI2SWS1_1		24	-
	MI2SMCK1_0	  I <sup>2</sup> S マスタクロック入出力端子	64	54
	MI2SMCK1_1	13マスタグロググ人山力端子	25	-
マルチファンク	SIN2_0	マルチファンクションシリアルインタフェース ch 2 の	106	86
	SIN2_1	入力端子	38	33
	SOT2_0 (SDA2_0)	マルチファンクションシリアルインタフェース ch 2 の出力端子。 UART/CSIO/LIN 端子 (動作モード 0~3) として使	107	87
ション シリアル	SOT2_1 (SDA2_1)	用するときは SOT2 として、I <sup>2</sup> C 端子 (動作モード4) として使用するときは SDA2 として機能する。	39	34
2	SCK2_0 (SCL2_0)	マルチファンクションシリアルインタフェース ch 2 のクロック I/O 端子。 CSIO 端子 (動作モード 2) として使用するときは	108	88
	SCK2_1 (SCL2_1)	SCK2 として、I <sup>2</sup> C 端子 (動作モード 4) として使用するときは SCL2 として機能する。	40	35
	SIN3_0	マルチファンクションシリアルインタフェース ch 3 の	20	17
	SIN3_1	入力端子	81	-
マルチファンク	SOT3_0 (SDA3_0)	マルチファンクションシリアルインタフェース ch3の 出力端子。	19	16
ション シリアル	SOT3_1 (SDA3_1)	UART/CSIO/LIN 端子 (動作モード 0~3) として使用するときは SOT3 として、I <sup>2</sup> C 端子 (動作モード 4)として使用するときは SDA3 として機能する。	82	-
3	SCK3_0 (SCL3_0)	マルチファンクションシリアルインタフェース ch3の クロック I/O 端子。	18	15
	SCK3_1 (SCL3_1)	CSIO 端子 (動作モード 2) として使用するときは SCK3 として、I <sup>2</sup> C 端子 (動作モード 4) として使用 するときは SCL3 として機能する。	83	-
	SIN4_0	マルチファンクションシリアルインタフェース ch 4 の	172	140
	SIN4_1	入力端子	161	131
	SOT4_0 (SDA4_0)	マルチファンクションシリアルインタフェース ch 4 の 出力端子。 UART/CSIO/LIN 端子 (動作モード 0~3) として使	171	139
マルチファンク	SOT4_1 (SDA4_1)	UART/CSIO/LIN 端子 (動作モード 0~3) どして使用するときは SOT4 として、I <sup>2</sup> C 端子 (動作モード4) として使用するときは SDA4 として機能する。	160	130
ション シリアル	SCK4_0 (SCL4_0)	マルチファンクションシリアルインタフェース ch 4 の クロック I/O 端子。	170	138
4	SCK4_1 (SCL4_1)	CSIO 端子 (動作モード 2) で使用するときは SCK4 として、1 <sup>2</sup> C 端子 (動作モード 4) として使用 するときは SCL4 として機能する。	166	136
	CTS4_0	マルチファンクションシリアルインタフェース ch 4	168	-
	CTS4_1	の CTS 入力端子	165	135
	RTS4_0	マルチファンクションシリアルインタフェース ch 4	169	137
	RTS4_1	の RTS 出力端子	162	132
	SIN5_0	マルチファンクションシリアルインタフェース ch 5 の	121	97
	SIN5_1	入力端子	140	-
マルチファンク ション	SOT5_0 (SDA5_0)	マルチファンクションシリアルインタフェース ch 5 の 出力端子。	120	96
シリアル 5	SOT5_1 (SDA5_1)	UART/CSIO/LIN 端子 (動作モード 0~3) として使用するときは SOT5 として、I <sup>2</sup> C 端子 (動作モード 4) として使用するときは SDA5 として機能する。	141	-
	SCK5_0 (SCL5_0)	マルチファンクションシリアルインタフェース ch 5 の	119	95



1th - 1th 5.1.	10 = ~	IMA NI.	端子	番号
端子機能	端子名	機能	LQFP 176	LQFP 144
	SCK5_1 (SCL5_1)	クロック I/O 端子。 CSIO 端子 (動作モード 2) として使用するときは SCK5 として、I <sup>2</sup> C 端子 (動作モード 4) として使用 するときは SCL5 として機能する。	142	-
	CTS5_0	マルチファンクションシリアルインタフェース ch 5 の	118	94
	CTS5_1	CTS 入力端子	143	-
	RTS5_0	マルチファンクションシリアルインタフェース ch 5 の	117	93
	RTS5_1	RTS 出力端子	144	-
	SIN6_0	マルチファンクションシリアルインタフェース ch 6 の	73	63
	SIN6_1	入力端子	100	84
	SOT6_0 (SDA6_0)	マルチファンクションシリアルインタフェース ch 6 の 出力端子。	74	64
	SOT6_1 (SDA6_1)	UART/CSIO/LIN 端子 (動作モード 0〜3) として使用するときは SOT6 として、I <sup>2</sup> C 端子 (動作モード 4)として使用するときは SDA6 として機能する。	101	85
マルチファンク	SCK6_0 (SCL6_0)	マルチファンクションシリアルインタフェース ch 6 の  クロック I/O 端子。  CSIO 端子 (動作モード 2) として使用するときは	75	65
ション シリアル	SCK6_1 (SCL6_1)	SCK6 として、I <sup>2</sup> C 端子 (動作モード 4) として使用するときは SCL6 として機能する。	102	-
6	SCS60_0	マルチファンクションシリアルインタフェース ch 6 の	76	66
	SCS60_1	チップセレクト 0 入出力端子	103	-
	SCS61_0	マルチファンクションシリアルインタフェース ch 6 の	77	67
	SCS61_1	チップセレクト 1 入出力端子	104	-
	SCS62_0	マルチファンクションシリアルインタフェース ch 6 の チップセレクト 2 入出力端子	78	-
	SCS62_1		105	-
	SCS63_0	マルチファンクションシリアルインタフェース ch 6 の	79	-
	SCS63_1	チップセレクト3入出力端子	110	-
	SIN7_0	マルチファンクションシリアルインタフェース ch 7 の	13	10
	SIN7_1	入力端子	46	38
	SOT7_0 (SDA7_0)	マルチファンクションシリアルインタフェース ch 7 の  出力端子。  UART/CSIO/LIN 端子 (動作モード 0~3) として使	14	11
	SOT7_1 (SDA7_1)	用するときは SOT7 として、I <sup>2</sup> C 端子 (動作モード4) として使用するときは SDA7 として機能する。	47	39
マルチファンク	SCK7_0 (SCL7_0)	マルチファンクションシリアルインタフェース ch 7 の クロック I/O 端子。	15	12
ションシリアル	SCK7_1 (SCL7_1)	CSIO 端子 (動作モード 2) として使用するときは SCK7 として、1 <sup>2</sup> C 端子 (動作モード 4) として使用 するときは SCL7 として機能する。	48	40
7	SCS70_0	マルチファンクションシリアルインタフェース ch 7 の	16	13
	SCS70_1	チップセレクト 0 入出力端子	49	41
	SCS71_0	マルチファンクションシリアルインタフェース ch 7 の	17	14
	SCS71_1	チップセレクト 1 入出力端子	50	42
	SCS72_0	マルチファンクションシリアルインタフェース ch 7 の	10	-
	SCS72_1	チップセレクト2入出力端子	51	43
	SCS73_0	マルチファンクションシリアルインタフェース ch 7 の	11	-
	SCS73_1	チップセレクト3入出力端子	58	-
	SIN8_0	マルチファンクションシリアルインタフェース ch 8 の	70	60
	SIN8_1	入力端子	111	-



111 - 144 64		I MA ANA	端子	·番号
端子機能 は	端子名	機能	<b>LQFP 176</b>	LQFP 144
	SOT8_0 (SDA8_0)	マルチファンクションシリアルインタフェース ch 8 の出力端子。	71	61
マルチファンク ション シリアル 8	SOT8_1 (SDA8_1)	UART/CSIO/LIN 端子 (動作モード 0~3) として使用するときは SOT8 として、I <sup>2</sup> C 端子 (動作モード4) として使用するときは SDA8 として機能する。	112	-
	SCK8_0 (SCL8_0)	マルチファンクションシリアルインタフェース ch 8 の クロック I/O 端子。	72	62
	SCK8_1 (SCL8_1)	CSIO 端子 (動作モード 2) として使用するときは   SCK8 として、 I <sup>2</sup> C 端子 (動作モード 4) として使用   するときは SCL8 として機能する。	113	-
	SIN9_0	マルチファンクションシリアルインタフェース ch 9 の	68	58
マルチファンク	SIN9_1	入力端子	97	81
	SOT9_0 (SDA9_0)	マルチファンクションシリアルインタフェース ch 9 の 出力端子。	67	57
ション シリアル	SOT9_1 (SDA9_1)	UART/CSIO/LIN 端子 (動作モード 0~3) として使用するときは SOT9 として、I <sup>2</sup> C 端子 (動作モード4) として使用するときは SDA9 として機能する。	98	82
9	SCK9_0 (SCL9_0)	マルチファンクションシリアルインタフェース ch 9 の クロック I/O 端子。	66	56
	SCK9_1 (SCL9_1)	CSIO 端子 (動作モード 2) として使用するときは   SCK9 として、I <sup>2</sup> C 端子 (動作モード 4) として、使   用するときは SCL9 として機能する。	99	83
	DTTI0X_0	多機能タイマ 0 の RTO00~RTO05 出力を制御す	34	29
	DTTI0X_1	る波形ジェネレータの入力信号	8	8
	FRCK0_0	16 ビットフリーランタイマ ch 0 の外部クロック入力	27	22
	FRCK0_1	端子	13	10
	IC00_0		33	28
	IC00_1	多機能タイマ 0 の 16 ビットインプットキャプチャの入 カ端子。 ICxx はチャネル数を示します。	9	9
	IC01_0		32	27
	IC01_1		10	-
	IC02_0		31	26
	IC02_1		11	-
	IC03_0		28	23
	IC03_1		12	-
多機能	RTO00_0 (PPG00_0)	  多機能タイマ 0 の波形ジェネレータ出力端子。  PPG0 出力モードで使用するときは、PPG00 として	35	30
タイマ 0	RTO00_1 (PPG00_1)	機能する。	2	2
	RTO01_0 (PPG00_0)	  多機能タイマ 0 の波形ジェネレータ出力端子。  PPG0 出力モードで使用するときは、PPG00 として	36	31
	RTO01_1 (PPG00_1)	機能する。	3	3
	RTO02_0 (PPG02_0)	  多機能タイマ 0 の波形ジェネレータ出力端子。  PPG0 出力モードで使用するときは、PPG02 として	37	32
	RTO02_1 (PPG02_1)	機能する。	4	4
	RTO03_0 (PPG02_0)	   多機能タイマ 0 の波形ジェネレータ出力端子。   PPG0 出力モードで使用するときは、PPG02 として	38	33
	RTO03_1 (PPG02_1)	機能する。	5	5
	RTO04_0 (PPG04_0)		39	34



······ 그 ith Ar.	447カ	148 Ar.	端子番号		
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144	
	RTO04_1 (PPG04_1)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG04 として 機能する。	6	6	
	RTO05_0 (PPG04_0)	多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG04 として 機能する。	40	35	
	RTO05_1 (PPG04_1)		7	7	
	DTTI1X_0	多機能タイマ 1 の RTO10~RTO15 を出力を制御	60	50	
	DTTI1X_1	する波形ジェネレータの入力信号	78	1	
	FRCK1_0	16 ビットフリーランタイマ ch 1 の外部クロック入力	65	55	
	FRCK1_1	端子	79	-	
	IC10_0		61	51	
	IC10_1		80	-	
	IC11_0		62	52	
	IC11_1	]多機能タイマ 1 の 16 ビットインプットキャプチャの入	81	-	
	IC12_0	┤カ端子。 JICxx はチャネル数を示します。	63	53	
	IC12_1	TOWN IS A CONTROL OF A CONTROL	82	-	
	IC13_0		64	54	
	IC13_1		83	-	
	RTO10_0 (PPG10_0)	多機能タイマ 1 の波形ジェネレータ出力端子。 PPG1 出力モードで使用するときは、PPG10 として 動作する。	46	38	
	RTO10_1 (PPG10_1)		139	-	
多機能タイマ	RTO11_0 (PPG10_0)	多機能タイマ 1 の波形ジェネレータ出力端子。 - PPG1 出力モードで使用するときは、PPG10 として - 機能する。	47	39	
1	RTO11_1 (PPG10_1)		140	1	
	RTO12_0 (PPG12_0)	   多機能タイマ 1 の波形ジェネレータ出力端子。   PPG1 出力モードで使用するときは、PPG12 として	48	40	
	RTO12_1 (PPG12_1)	機能する。	141	-	
	RTO13_0 (PPG12_0)	│ │多機能タイマ1の波形ジェネレータ出力端子。 ├PPG1 出力モードで使用するときは、PPG12 として	49	41	
	RTO13_1 (PPG12_1)	機能する。	142	-	
	RTO14_0 (PPG14_0)	  多機能タイマ 1 の波形ジェネレータ出力端子。  PPG1 出力モードで使用するときは、PPG14 として	50	42	
	RTO14_1 (PPG14_1)	機能する。	143	-	
	RTO15_0 (PPG14_0)	  多機能タイマ 1 の波形ジェネレータ出力端子。  PPG1 出力モードで使用するときは、PPG14 として	51	43	
	RTO15_1 (PPG14_1)	機能する。	144	-	
	AIN0_0		46	38	
<b>₽</b> ⇒. 1°	AIN0_1	QPRC ch 0 AIN 入力端子	75	65	
クアッド カウンタ	AIN0_2		103	-	
0	BIN0_0		47	39	
_	BIN0_1	QPRC ch 0 BIN 入力端子	76	66	
	BIN0_2	<u>]</u>	104	-	



1111 - 144 64		IMA DIL	端子	·番号
端子機能 は	端子名	機能	LQFP 176	LQFP 144
	ZIN0_0		48	40
	ZIN0_1	QPRC ch 0 ZIN 入力端子	77	67
	ZIN0_2		105	1
	AIN1_0		35	30
	AIN1_1	QPRC ch 1 AIN 入力端子	14	11
	AIN1_2		111	-
クアッド	BIN1_0		36	31
カウンタ	BIN1_1	QPRC ch 1 BIN 入力端子	15	12
1	BIN1_2		112	-
	ZIN1_0		37	32
	ZIN1_1	QPRC ch 1 ZIN 入力端子	16	13
	ZIN1_2		113	-
	RTCCO_0	  リアルタイムクロックの 0.5 秒パルス出力端子	171	139
リアルタイム	RTCCO_1	19アルタイムクロックの 0.5 杉バルス出力端子	9	9
クロック	SUBOUT_0	サブクロック出力端子	171	139
	SUBOUT_1	ッププロップ山力端子	9	9
	UDM0	USB ch 0 ファンクション/ホスト D-端子	174	142
USB0	UDP0	USB ch 0 ファンクション/ホスト D+端子	175	143
	UHCONX0	USB ch 0 外部プルアップ制御端子	171	139
	UDM1	USB ch 1 ファンクション/ホスト D-端子	130	106
USB1	UDP1	USB ch 1 ファンクション/ホスト D+端子	131	107
	UHCONX1	USB ch 1 外部プルアップ制御端子	125	101
1-4 Mz - Hn	WKUP0	ディープスタンバイモード復帰信号入力端子 0	128	104
低消費	WKUP1	ディープスタンバイモード復帰信号入力端子 1	13	10
電力モード	WKUP2	ディープスタンバイモード復帰信号入力端子2	66	56
	WKUP3	ディープスタンバイモード復帰信号入力端子3	172	140
	S_CLK_0	SD メモリカードインタフェース SD メモリカードクロック出力端子	28	23
	S_CMD_0	SD メモリカードインタフェース SD メモリカードコマンド出力端子	31	26
	S_DATA1_0		26	21
SD I/F	S_DATA0_0	SD メモリカードインタフェース	27	22
30 1/F	S_DATA3_0	SD メモリカードデータ バス	32	27
	S_DATA2_0		33	28
	S_CD_0	SD メモリカードインタフェース SD メモリカード検出端子	35	30
	S_WP_0	SD メモリカードインタフェース SD メモリカードライトプロテクト端子	34	29
	E_COL	衝突検出	154	124
	E_COUT	Ethernet PHY へのクロック出力	158	128
	E_CRS	キャリア検出	155	125
Ethornot	E_MDC	マネージメントクロック	152	122
Ethernet	E_MDIO	マネージメントデータ I/O	151	121
	E_PPS	PTP カウンタモニタ	166	136
1	E_RX00	受信データ 0	149	119
	E_RX01	受信データ 1	148	118



地 フ 株色	ᄴᄀᄸ	14% <u>6</u> 15	端子番号	
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144
	E_RX02	受信データ2	147	117
	E_RX03	受信データ3	146	116
	E_RXCK_RE FCK	受信クロック入力/リファレンスクロック	153	123
	E_RXDV	受信データ有効	150	120
	E_RXER	受信データエラー検出	145	115
	E_TCK	送信クロック入力	159	129
	E_TX00	送信データ 0	164	134
	E_TX01	送信データ1	163	133
	E_TX02	送信データ2	162	132
	E_TX03	送信データ3	161	131
	E_TXEN	送信データ有効	165	135
	E_TXER	送信データエラー検出	160	130



<b>地フザか</b>	<b>半フタ</b>	1486 601-	端子番号	
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144
	IC0_VCC_0	Smartcard ch 0 パワーイネーブル出力端子	6	6
	IC0_VCC_1	Smancard Cn U パソーイネーフル田刀蝸子	140	-
	IC0_VPEN_0	Cmartaard ah 0 プログニン・グリカ端フ	5	5
	IC0_VPEN_1	Smartcard ch 0 プログラミング出力端子	141	-
	IC0_RST_0	Cmartaard ab O.H.t., L. U. T. # 7	4	4
0 10	IC0_RST_1	Smartcard ch 0 リセット出力端子 	142	-
Smartcard0	IC0_CIN_0	Consistent of O 任 3 於山 3 九世 7	2	2
	IC0_CIN_1	Smartcard ch 0 挿入検出入力端子	144	-
	IC0_CLK_0	Smartcard ch 0 シリアルインタフェースクロック出力	7	7
	IC0_CLK_1	端子	139	-
	IC0_DATA_0	Smartcard ch 0 シリアルインタフェースデータ入出	3	3
	IC0_DATA_1	力端子	143	-
	IC1_VCC_0	Conservation of the August 1997	95	79
	IC1_VCC_1	Smartcard ch 1 パワーイネーブル出力端子	79	-
	IC1_VPEN_0		96	80
	IC1_VPEN_1	Smartcard ch 1 プログラミング出力端子	80	-
	IC1_RST_0	Smartcard ch 1 リセット出力端子	97	81
Smartcard1	IC1_RST_1	Smartcard Cir トラセット山 カ端子	81	-
Smartcard1	IC1_CIN_0	Smartcard ch 1 挿入検出入力端子	99	83
	IC1_CIN_1	Smartcard Cn T 揮入模出入力编于	83	-
	IC1_CLK_0	Smartcard ch 1 シリアルインタフェースクロック出力	94	78
	IC1_CLK_1	端子	78	-
	IC1_DATA_0	Smartcard ch 1 シリアルインタフェースデータ入出	98	82
	IC1_DATA_1	力端子	82	-




地 フ 排か	辿った	<b>计数 44.</b>	端子番号		
端子機能	端子名	機能	<b>LQFP 176</b>	LQFP 144	
Reset	INITX	外部リセット入力端子。 INITX = L のとき、リセットが有効。	57	49	
	MD1	モード 1 端子。 フラッシュメモリのシリアル書込み時は、MD1 = L を 入力してください。	84	68	
Mode	MD0	モード 0 端子。 通常動作時は、MD0 = L を入力してください。 フラッシュ メモリのシリアル書込み時は、MD0 = H を入力してください。	85	69	
			1	1	
			29	24	
	VCC	電源端子	45	37	
	VCC		54	46	
Power			89	73	
			133	109	
	USBVCC0	│ - USB I/O 用 3.3V 電源端子	173	141	
	USBVCC1	USB    U 用 3.3 V 电源项子	129	105	
	ETHVCC	Ethernet I/O 用電源端子	156	126	
			30	25	
			44	36	
	VSS		53	45	
GND		GND 端子	88	72	
			132	108	
			157	127	
			176	144	
	X0	メイン クロック (発振) 入力端子	86	70	
	X1	メイン クロック (発振) I/O 端子	87	71	
Clock	X0A	サブ クロック (発振) 入力端子	55	47	
Clock	X1A	サブ クロック (発振) I/O 端子	56	48	
	CROUT_0	中華京本CD 発振力ロック山土岩	127	103	
	CROUT_1	- 内蔵高速 CR 発振クロック出カポート	152	122	
Analog	AVCC	A/D コンバータおよび D/A コンバータのアナログ電源端子	90	74	
power	AVRL	A/D コンバータのアナログ基準電圧入力端子	92	76	
	AVRH	A/D コンバータのアナログ基準電圧入力端子	93	77	
Analog GND	AVSS	A/D コンバータおよび D/A コンバータの GND 端子	91	75	
C 端子	С	電源安定化容量端子	52	44	

## <注意事項>

- 本デバイスには、JTAG 標準のテスト アクセス ポート (TAP) が搭載されていますが、IEEE 1149.1-2001 に 完全に準拠していません。32 ビット デバイス ID 番号は、異なる機能を持つ他のシリーズの ID と重なる場合があります。 TAP 端子は TAP コントローラへのアクセス以外の目的に対しても使用されます。




# 7. 入出力回路形式






分類	回路	備考
С	N-ch Digital input  Digital output	・ オープンドレイン出力 ・ CMOS レベルヒステリシス入力




































## 8. 取扱上のご注意

半導体デバイスはある確率で故障します。また、半導体デバイスの故障は、使用される条件 (回路条件、環境条件など) によっても大きく 左右されます。以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明します。

## 8.1 設計上の注意事項

ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。

#### 絶対最大定格の遵守

半導体デバイスでは、過剰なストレス (電圧、電流、温度など) が加わると破壊する可能性があります。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。

#### 推奨動作条件の遵守

推奨動作条件は、半導体デバイスの正常な動作を保証するための条件です。電気的特性の規格値は、すべてこの条件の範囲内で保証されます。

常に推奨動作条件内でご使用ください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。

本資料に記載されていない使用条件、動作条件または論理組合せでの使用は保証していません。記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。

#### 端子の処理および保護

半導体デバイスには、電源および各種入出力端子に対しての取り扱い時、これらに対して以下の注意が必要です。

1. 過電圧および過電流の防止

各端子に最大定格を超える電圧/電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機器の設計の際には、このような過電圧または過電流の発生を防止してください。

2. 出力端子の保護

出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。

3. 未使用入力端子の処理

インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。



#### ラッチアップ

半導体デバイスは基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を超える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。

注意: ラッチアップが怒ると半導体デバイスの信頼性を損ねるだけでなく、破壊に至り発熱、発煙、発火の恐れもあります。これを防止するために、以下の点にご注意ください:

- 1. 最大定格以上の電圧が端子に加わることがないようにしてください。異常なノイズ、サージなどにも注意してください。
- 2. 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。

#### 安全等の規制と規格の遵守

世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制に適合するようお願いします。

#### フェイルセーフ設計

半導体デバイスは、ある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故、火災事故、社会的な損害を生じさせないよう、お客様は、装置の冗長設計、延焼対策設計、過電流防止対策設計、誤動作防止設計などの安全設計をお願いします。

#### 用途に関する注意

本資料に記載されたサイプレス製品は通常の一般用途 (コンピューター、事務処理自動化および事務用機器、産業機器、通信、測定器、パーソナル用、家庭用など) に使用することを意図して設計・製造されています。

注意:極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途(原子力施設における核反応制御、航空機自動飛行制御、航空交通管制、大量輸送システムにおける運行制御、生命維持のための医療機器、兵器システムにおけるミサイル発射制御をいう)、ならびに極めて高い信頼性が要求される用途(海底中継器、宇宙衛星をいう)に使用されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用されたことにより発生した損害等については、責任を負いかねますのでご了承ください。

#### 8.2 パッケージ実装上の注意事項

パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は、当社の推奨する 条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。

## リード挿入形

リード挿入形パッケージのプリント基板への実装方法は、プリント基板へ直接はんだ付けする方法とソケットを使用してプリント基板に実装する方法とがあります。

プリント基板へ直接はんだ付けする場合は、プリント基板のスルー ホールにリード挿入後、噴流はんだによるフローはんだ方法 (ウェーブ ソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してください。

ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触不良を引き起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。

#### 表面実装形

表面実装形パッケージは、リード挿入型と比較して、リードが薄くて細いため、リードが変形しやすい性質を持っています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装してください。

## 鉛フリー パッケージ

注意: BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがありますのでご注意願います。



### 半導体デバイスの保管について

プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意ください:

- 1. 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管してください。
- 2. 製品の保管場所はドライボックスの仕様を推奨します。相対湿度 70%RH 以下、湿度 5°C~30°C で保管をお願いします。
- 3. ドライパッケージを開封した場合には湿度 40%~70%RH を推奨いたします。
- 4. 当社では必要に応じて、半導体デバイスの梱包材として防湿性の高いアルミ ラミネート袋を用い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
- 5. 腐食性ガスの発生する場所や塵埃の多い所は避けてください。

## ベーキングについて

吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。ベーキングは、当社の推奨する条件で実施 してください。

条件: 125°C/24 時間

#### 静電気

半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください:

- 1. 作業環境の相対湿度は 40%~70%RH にしてください。除湿装置 (イオン発生装置) の使用なども必要に応じて検討してください。
- 2. 使用するコンベア、はんだ漕、はんだごて、および周辺付帯設備は大地に接地してください。
- 3. 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1MΩ 程度) で大地に接地したり、導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
- 4. 治具、計器類は、接地または帯電電荷を最小限に保つようにしてください。
- 5. 組立完了基板の保管時、発泡スチロールなどの帯電しやすい材料の使用は避けてください。



## 8.3 使用環境に関する注意事項

半導体デバイスの信頼性は、前述の周囲温度とそれ以外の環境条件にも依存します。

ご使用に当たっては、以下の点にご注意ください:

#### 1. 湿度環境

高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施すなどの配慮をお願いします。

#### 2. 静電気放電

半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。このような場合、帯電の防止または放電の防止の処置をお願いします。

### 3. 腐食性ガス、塵埃、油

腐食性ガス雰囲気中や、塵埃、油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合があります。このような環境下でのご使用の場合は、防止策についてご検討ください。

#### 4. 放射線・宇宙線

一般のデバイスは、設計上、放射線、宇宙線にさらされる環境を想定しておりません。したがって、これらを遮蔽してご使用ください。

#### 5. 発煙・発火

注意: 樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火しますと、 その際に毒性を持ったガスが発生する恐れがあります。

その他、本製品を特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。



## 9. デバイス使用上の注意

#### 電源端子について

VCC、VSS 端子端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するために、デバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグランドに接続してください。

さらに、本デバイスの近くで各電源端子と GND 端子の間、AVCC 端子と AVSS 端子の間、AVRH 端子と AVRL 端子の間に 0.1µF 程度のセラミックコンデンサをバイパスコンデンサとして接続することを推奨します。

電源電圧の安定化について、 電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安定化の基準として、VCC は、商用周波数 (50Hz/60Hz) におけるリップル変動 (ピークツーピーク値) を推奨動作条件内の 10%以内にしてください。かつ、電源切換えによる瞬間変動の過渡変動率は 0.1V/μs 以下にしてください。

#### 水晶発振回路について

X0/X1、X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1、X0A/X1A 端子および水晶発振子 (またはセラミック発振子)、さらにグランドへのバイパスコンデンサはできる限り近くに配置するようにプリント基板を設計してください。

また、X0/X1、X0A/X1A 端子の周りをグランドで囲むようなプリント基板アートワークは安定した動作を期待できるため、強く推奨します。 実装基板にて、使用する水晶振動子の発振評価を実施してください。

#### サブクロック用水晶振動子について

本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低くなっています。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用を推奨します:

#### ■ 表面実装タイプ

サイズ: 3.2mm × 1.5mm 以上 負荷容量: 6pF~7pF 程度


■ リード タイプ

負荷容量: 6pF~7pF 程度



#### 外部クロック使用時の注意

メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、X0 端子にクロックを入してください。 X1 (PE3) 端子は汎用 I/O ポートとして使用できます。同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設定し、X0A 端子にクロックを入力してください。X1A (P47) 端子は汎用 I/O ポートとして使用できます。




#### マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合の扱いについて

マルチファンクションシリアル端子を I<sup>2</sup>C 端子として使用する場合、デジタル出力の P-ch トランジスタは常にディセーブルです。しかし、I<sup>2</sup>C 端子もほかの端子と同様に、デバイスの電気的特性を守り、MCU 電源をオフにしたまま外部 I2C バスシステムへ接続してはいけません。

## C端子について

本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ (Cs) を接続してください。 平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。 なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性、Y5V 特性)を持つものがあります。 コンデンサの温度特性を確認、使用条件において規格値を満たすコンデンサを使用してください。 本シリーズでは 4.7uF 程度の平滑コンデンサを推奨します。



### モード端子 (MD0) について

モード端子 (MD0) は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書き換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子または VSS 端子への距離を最小にし、できるだけ低いインピーダンスで接続するようにプリント基板を設計してください。



#### 電源投入時について

電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。A/D コンバータおよび D/A コンバータを使用しない場合、AVCC= VCC および AVSS = VSS を接続してください。

投入時: VCC → USBVCC0

 $VCC \rightarrow USBVCC1$  $VCC \rightarrow ETHVCC$ 

 $VCC \rightarrow AVCC \rightarrow AVRH$  切断時:  $AVRH \rightarrow AVCC \rightarrow VCC$ 

ETHVCC → VCC USBVCC1 → VCC

 $\begin{array}{c} \text{USBVCC1} \rightarrow \text{VCC} \\ \text{USBVCC0} \rightarrow \text{VCC} \end{array}$ 

## シリアル通信について

シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの設計をしてください。

また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後のデータのチェックサムなどを付加してエラー検出を行ってください。 エラーが検出された場合には、再送を行うなどの処理をしてください。

#### 製品の特性差について

メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリの構造の違いにより消費電流や ESD、ラッチアップ、ノイズ特性、発振特性等を含めた電気的特性が異なります。お客様にて同一シリーズの別製品に切り替えて使用する際は、電気的特性の評価を行ってください。

### 5V トレラント I/O のプルアップ機能について


5V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。

### デバッグ機能を兼用している端子について

TDO/TMS/TDI/TCK/TRSTX、SWO/SWDIO/SWCLK と兼用している端子は出力のみで使用してください。 入力としては使用してはいけません。



# 10.メモリ マップ メモリ マップ (1)





## メモリ マップ (2)

モリ マッフ (2)					
	S6E2GM8H/J			S6E2GM6H/J	
0x4000_0000			0x4000_0000		
ļ	Reserved			Reserved	
0x2400_0000			0x2400_0000		
	32 Mbytes			32 Mbytes	
0x2200_0000	Bit band alias		0x2200_0000	Bit band alias	
ļ					
	Reserved			Reserved	
ļ					
ļ					
ļ					
0x2004_8000			0x2004_8000	00.4140	
0x2004_0000	SRAM2		0x2004_0000	SRAM2	
0x2004_0000	32 Kbytes SRAM1		0x2004_0000	32 Kbytes SRAM1	
0x2003_8000	32 Kbytes		0x2003_8000	32 Kbytes	
ļ					
ļ	Reserved			Reserved	
0x2000_0000			0x2000_0000		
52555_5555				SRAM0	
	SRAM0		0x1FFF_0000	64 Kbytes	
	128 Kbytes				
0x1FFE_0000					
				Reserved	
	Reserved				
ļ		<sub></sub> _			11 -
0x0040_8000		′´´ ∞ Mai	)x0040_8000		-^^ 8 Aair
0x0040_6000 0x0040_4000	SA3 (8KB) General purpose	MainFlash 8 Kbytes	)x0040_6000 )x0040_4000	SA3 (8KB) General purpose	MainFlash 8 Kbytes
0x0040_4000	CR trimming	es ash	)x0040_2000	CR trimming	nsh es
0x0040_0000		`	)x0040_0000		`-
	Reserved				
0x0010_0000					
5,600 TO_0000				Poor and	
				Reserved	
	SA16-23 (64KBx8)				
	,				
		/air	0x0008_0000		
		MainFlash 1 Mbytes	2		
	SA9-15 (64KBx7)	es ish		SA9-15 (64KBx7)	Ma 512
	One-10 (04NDX1)			OAS-10 (04NDX1)	
	CV 8/#U) (30/\D)			CV6(#U) (30/\(\text{L}\)	MainFlash 512 Kbytes
0x0000_0000	SA8(#0) (32KB) SA4-7(#0) (8KBx4)		0x0000_0000	SA8(#0) (32KB) SA4-7(#0) (8KBx4)	χ ¬
0,0000_0000	5/14-7(#O) (ORDA4)	L	5,0000_0000[	S/ (#-7 (#O) (ORDX4)	

<sup>\*:</sup> フラッシュメモリの詳細は S6E2GM/GK/GH/G3/G2 シリーズ フラッシュプログラミングマニュアルをご参照ください。



# ペリフェラル アドレス マップ

スタート アドレス	エンド アドレス	バス	周辺機能
0x4000_0000	0x4000_0FFF	ALID	メインフラッシュ I/F レジスタ
0x4000_1000	0x4000_FFFF	AHB	予約
0x4001_0000	0x4001_0FFF		クロック/リセット制御
0x4001_1000	0x4001_1FFF		ハードウェアウォッチドッグタイマ
0x4001_2000	0x4001_2FFF	ADDO	ハードウェアウォッチドッグタイマ
0x4001_3000	0x4001_4FFF	APB0	予約
0x4001_5000	0x4001_5FFF		デュアルタイマ
0x4001_6000	0x4001_FFFF		予約
0x4002_0000	0x4002_0FFF		多機能タイマ 0
0x4006_1000	0x4002_1FFF		多機能タイマ 1
0x4002_2000	0x4002_3FFF		予約
0x4002_4000	0x4002_4FFF		PPG
0x4002_5000	0x4002_5FFF	٦,,,,,	ベースタイマ
0x4002_6000	0x4002_6FFF	APB1	クアッドカウンタ (QPRC)
0x4002_7000	0x4002_7FFF		A/D コンバータ
0x4002_8000	0x4002_DFFF		予約
0x4002_E000	0x4002_EFFF		内部 CR トリミング
0x4002_F000	0x4002_FFFF		予約
0x4003_0000	0x4003_0FFF		外部割込み制御部
0x4003_1000	0x4003_1FFF		割込み要因確認レジスタ
0x4003_2000	0x4003_4FFF		予約
0x4003_5000	0x4003_57FF		低電圧検出
0x4003_5800	0x4003_5FFF		ディープスタンバイモード 制御部
0x4003_6000	0x4003_6FFF		USB クロック 生成回路
0x4003_7000	0x4003_7FFF		CAN プリスケーラ
0x4003_8000	0x4003_8FFF		マルチファンクションシリアルインタフェース
0x4003_9000	0x4003_9FFF	APB2	CRC
0x4003_A000	0x4003_AFFF		時計カウンタ
0x4003_B000	0x4003_BFFF		RTC/ポート制御
0x4003_C000	0x4003_C0FF		低速 CR プリスケーラ
0x4003_C100	0x4003_C7FF		周辺クロック停止
0x4003_C800	0x4003_C8FF		予約
0x4003_C900	0x4003_C9FF		I <sup>2</sup> S クロック 生成回路
0x4003_CA00	0x4003_CAFF		Smartcard インタフェース
0x4003_CB00	0x4003_EFFF	4	予約
0x4003_F000	0x4003_FFFF		フトロトン こうゴンラフエーへ



スタート アドレス	エンド アドレス	バス	周辺機能
0x4004_0000	0x4004_FFFF		USB ch 0
0x4005_0000	0x4005_FFFF		USB ch 1
0x4006_0000	0x4006_0FFF		DMAC レジスタ
0x4006_1000	0x4006_1FFF		DSTC レジスタ
0x4006_2000	0x4006_2FFF		CAN ch.0
0x4006_3000	0x4006_3FFF	AHB	予約
0x4006_4000	0x4006_5FFF	АПБ	Ethernet-MAC ch 0
0x4006_6000	0x4006_6FFF		Ethernet-MAC 設定レジスタ
0x4006_7000	0x4006_DFFF		予約
0x4006_E000	0x4006_EFFF		SD カード I/F
0x4006_F000	0x4006_FFFF		GPIO
0x4007_0000	0x41FF_FFFF		予約



# 11.各 CPU ステートにおける端子状態

端子の状態として使用している語句は、以下の意味を持ちます。

■ INITX = 0

INITX 端子が L レベルである期間。

■ INITX = 1

INITX 端子が Hレベルである期間。

■ SPL = 0

スタンバイモードコントロールレジスタ (STB\_CTL) のスタンバイ端子レベル設定ビット (SPL) が 0 に設定された状態。

■ SPL = 1

スタンバイモードコントロールレジスタ (STB\_CTL) のスタンバイ端子レベル設定ビット (SPL) が 1 に設定された状態。

■ 入力可

入力機能が使用可能な状態です。

■ 内部入力「0」固定

入力機能が使用できない状態。内部入力は L に固定されます。

■ Hi-Z

端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。

■ 設定不可

設定ができません。

■ 直前状態保持

本モードに移行する直前の状態を保持します。 内蔵されている周辺機能が動作中であれば、その周辺機能に従います。 端子をポートとして使用している場合は、その状態を保持します。

■ アナログ入力可

アナログ入力が許可されています。

■トレース出力

トレース機能が使用可能な状態です。

■ GPIO 選択

ディープスタンバイモード時、汎用 I/O ポートに切り替わります。

■ 設定禁止

仕様制限により設定禁止です。



## 端子状態一覧表

<sup>加</sup> 丁 <b>小</b> 悠一見衣										
端子状態形式	<b>グル</b> ープ 機能名	パワーオン リセット または 低電圧 検出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	モード、 -ド、または Eード状態	ディープスタンパイ RTC モード または ディープスタンパイストップ モード状態		ディーブ スタンバイ モード復帰直後 状態
紫		電源 不安定		源 定	電源安定		<b>t源</b> ?定		<b>1源</b> ?定	電源安定
		-	INITX=0	INITX=1	INITX=1	INI	ΓX=1	INI	ΓX=1	INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
	GPIO 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択時
A	メイン水晶発 振入力端子/ 外部メイン クロック入力 選択時	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可
	GPIO 選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態保持	Hi-Z/内部 入力「0」固定	GPIO 選択 時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択時
В	外部メイン クロック入力 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態保持	Hi-Z/内部 入力「0」固定	直前状態保持	Hi-Z/内部 入力「0」固定	直前状態保持
	メイン水晶発振出力端子	Hi-Z/ 内部入力 「0」固定/ 入力可	Hi-Z/ 内部入力 「0」固定	Hi-Z/ 内部入力 「0」固定	発	振動作時、直前	  状態保持/発捷	· 長停止時*¹、Hi-	Z/内部入力「0.	」固定
С	INITX 入力端子	プル アップ <i>/</i> 入力可	プル アップ <i>/</i> 入力可	プル アップ <i>/</i> 入力可	プルアップ <i>/</i> 入力可	プルアップ <i>/</i> 入力可	プルアップ <i>/</i> 入力可	プルアップ <i>/</i> 入力可	プルアップ <i>/</i> 入力可	プルアップ <i>/</i> 入力可
D	モード 入力端子	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可
	モード 入力端子	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可
Е	GPIO 選択時	設定不可	設定不可	設定不可	直前状態保持	直前状態 保持	Hi-Z/ 入力可	GPIO 選択 時	Hi-Z/入力可	GPIO 選択時



端子状態形式	<b>グル</b> 一プ 機能名	パワーオン リセット ま <b>電</b> に 後出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	モード、 -ド、または モード状態	モード ディープスタ	タンパイ RTC または ンパイストップ ド状態	ディーブ スタンパイ モード復帰直後 状態		
非		電源 不安定	電安	源定	電源 安定	電子	電源 で定 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		源	電源安定		
		-	INITX=0	INITX=1	INITX=1	INI	TX=1	INI <sup>-</sup>	ΓX=1	INITX=1		
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-		
	NMIX 選択時	設定不可	設定不可	設定不可			直前状態 保持			直前状態 保持		
F	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態 保持	直前状態 保持	Hi-Z/ 内部入力	WKUP 入力可	Hi-Z/ WKUP 入力 可	GPIO 選択時		
	GPIO 選択時		,,,,,	, ,,,,			「0」固定					
	JTAG 選択時	Hi-Z	プル アップ <i>/</i> 入力可	プル アップ <i>/</i> 入力可	直前状態 直前状	直前状態	直前状態保持	直前状態 保持	直前状態 保持	直前状態 保持		
G	GPIO 選択時	設定不可	設定不可	設定不可	保持	保持	Hi-Z/ 内部入力 「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/ 内部入力 「0」固定	GPIO 選択時		
	JTAG 選択時	Hi-Z	プル アップ <i>/</i> 入力可	プル アップ <i>/</i> 入力可			直前状態保持	直前状態 保持	直前状態 保持	直前状態 保持		
Н	上記以外のリ ソース選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力	Hi-Z/内部 入力「0」固定	GPIO 選択時		
	GPIO 選択時						, ,,,, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	「0」固定		~		
١,	リソース 選択時	Hi-Z	Hi-Z/	Hi-Z/	直前状態	直前状態	Hi-Z/内部	GPIO 選択時	Hi-Z/内部	GPIO		
	GPIO 選択時	1 II- <b>L</b>	入力可	Hi-Z/ 入力可			保持	保持	入力「0」固定	内部入力 「0」固定	入力「0」固定	選択時



端子状態形式	グル <b>ー</b> プ 機能名	パワーオン リセット またまは 低電状態 検出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	モード、 -ド、または モード状態	モード ディープスタ	タンパイ RTC または ンパイストップ ド状態	ディーブ スタンパイ モード復帰直後 状態		
紫		電源 不安定	電安	源定	<b>電源</b> 安定	電	<b>電</b> 源 安定		<b>遺源</b> ₹定	電源安定		
		-	INITX=0	INITX=1	INITX=1		TX=1		TX=1	INITX=1		
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-		
	アナログ出力 選択時				直前状態保持	*2	*3					
J	外部割込み許 可選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/			直前状態保持	GPIO 選択時 内部入力	Hi-Z/内部 入力「0」固定	GPIO 選択時		
	上記以外のリ ソース選択時	HI-Z	1 II-Z	111-2	入力可	入力可	MIA	直前状態 保持	Hi-Z/内部 入力「0」固定	「0」固定	大グ! 0]固定	221/1-1
	GPIO 選択時						八万, ①回定					
	外部割込み許 可選択時	設定不可	設定不可	設定不可		直前状態 保持	直前状態保持	CDIO	Hi-Z/内部 入力「0」固定			
К	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態 保持		Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定		GPIO 選択時		
	GPIO 選択時		7,73-3	7(3)-1			大グ・0]固定					
L	アナログ入力 選択時	Hi-Z	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可		
	上記以外のリ ソース選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力	Hi-Z/内部 入力「0」固定	GPIO 選択時		
	GPIO 選択時				保持			「0」固定				



端子状態形式	ゲル <b>ー</b> プ 機能名	パワーオン リセット または 低出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	タイマモート、 PTC エーピ またけ		モード ディープスタ	タンパイ RTC または ンパイストップ ド状態	ディーブ スタンパイ モード復帰直後 状態
裴		電源 不安定		源定	電源 安定	電源安定		電源安定		電源安定
		-	INITX=0	INITX=1	INITX=1	INITX=1		INI <sup>-</sup>	ΓX=1	INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
M	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可
	外部割込み許 可選択時		定不可 設定不可		下可 直前状態 保持	直前状態 保持	直前状態保持	GPIO	Hi-Z/内部 入力「0」固定	
	上記以外のリソース選択時	設定不可		設定不可			Hi-Z/内部	選択時 内部入力 「0」固定		GPIO 選択
	GPIO 選択						入力「0」固定			
N	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可
l IN	トレース選択時						トレース出力			
	上記以外のリ ソース選択時 GPIO 選択	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択



端子状態形式	グル <b>ー</b> プ 機能名	パワーオン リセット または 低電圧 検出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	タイマモード、 RTC モード、または ストップモード状態 ディープスタンパイストップ モード状態		または ンパイストップ	ディーブ スタンパイ モード復帰直後 状態							
裴		電源 不安定		<b>源</b> 定	電源 安定	電源 安定		電源 安定		<b>電</b> 源 安定							
		- INITX=0 INITX=1		INITX=1	INI	ΓX=1	INI	ΓX=1	INITX=1								
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-							
	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可							
	トレース選択時						トレース 出力										
0	外部割込み許 可選択時	設定不可	設定不可 設定	設定不可	設定不可	直前状態 保持	直前状態 保持	直前状態保持	GPIO 選択時 内部入力 「O」固定	Hi-Z/内部 入力「0」固定	GPIO						
	上記以外のリソース選択時							Hi-Z/内部 入力「0」固定			選択						
	GPIO 選択																
	アナログ入力選択時	Hi-Z	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」 固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可	Hi-Z/ 内部入力 「0」固定/ アナログ 入力可							
Р	WKUP 許可時						直前状態保持	WKUP 入力可	Hi-Z/ WKUP 入力 可								
	上記以外のリ ソース選択時 GPIO 選択	設定不可	設定不可ご	設定不可	設定不可	設定不可	設定不可	設定不可言	設定不可	設定不可	設定不可	. 直前状態 保持	直前状態 保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択



端子状態形式	グル <b>ー</b> プ 機能名	パワーオン リセット または 低電圧 検出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	モード、 -ド、または Eード状態	モード ディープスタ	タンパイ RTC または ンパイストップ ド状態	ディーブ スタンパイ モード復帰直後 状態
翡		電源 不安定	電安	源 定	<b>電</b> 源 安定	電安	電源 安定		電源 安定	
		-	INITX=0	INITX=1	INITX=1	INI	ΓX=1	INI	TX=1	INITX=1
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-
	WKUP 許可時	設定不可	設定不可	設定不可			直前状態 保持	WKUP 入力可	Hi-Z/ WKUP 入力可	WKUP 入力可
	外部割込み許 可選択時				直前状態	直前状態				
Q	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	保持	保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力 「0」固定	GPIO 選択
	GPIO 選択									
	GPIO 選択	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可	直前状態保持	直前状態保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択
R	USB I/O 端子	設定不可	設定不可	設定不可	送信時は Hi-Z/ 入力可/ 受信時は 内部入力「0」 固定	送信時は Hi-Z/ 入力可/ 受信時は 内部入力「0」 固定	送信時は Hi-Z/ 入力可/ 受信時は 内部入力「0」 固定	Hi-Z/ 入力可	Hi-Z/ 入力可	Hi-Z/ 入力可
	GPIO 選択	設定不可	設定不可	設定不可	直前状態 保持	直前状態保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択
S	サブ水晶発振 入力端子/ 外部メイン ク ロック入力選 択時	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可	入力可



端子状態形式	ゲル <b>ー</b> プ 機能名	パワーオン リセット または 低電圧 検出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	タイマモード、 RTC モード、または ストップモード状態 ディープスタンバイストップ モード状態		または ンバイストップ	ディーブ スタンバイ モード復帰直後 状態	
紫		電源 不安定		<b>源</b> 定	電源 電源 安定 安定		電源安定		電源 安定		
		-	INITX=0	INITX=1	INITX=1	INI <sup>-</sup>	ΓX=1	INI <sup>-</sup>	INITX=1		
		-	-	-	-	SPL=0	SPL=1	SPL=0	SPL=1	-	
	GPIO 選択	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/内部 入力「0」固定	GPIO 選択時 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択	
т	外部メイン クロック 入力選択時	設定不可	設定不可	設定不可	直前状態 保持	直前状態 保持	Hi-Z/内部 入力「0」固定	直前状態 保持	Hi-Z/内部 入力「0」固定	直前状態 保持	
	サブ水晶発振出力端子	Hi-Z/ 内部入力 「0」固定/ 入力可	Hi-Z/ 内部入力 「0」固定	Hi-Z/ 内部入力 「0」固定	発振	発振動作時、直前状態保持/発振器停止時*5、Hi-Z/内部入力「0」固定					
	Ethernet I/O 選択時*4	設定不可	設定不可	設定不可			直前状態保持				
V	上記以外のリソース選択時	Hi-Z	Hi-Z/ 入力可	Hi-Z/ 入力可		直前状態 保持	Hi-Z/内部 入力「0」固定	GPIO 選択 内部入力 「0」固定	Hi-Z/内部 入力「0」固定	GPIO 選択時	
	GPIO 選択			人刀叩			スカリリ固定				



端子状態形式	グル <b>ー</b> プ 機能名	パワーオン リセット または 低電圧 検出状態	INITX 入力 状態	デバイス 内部 リセット 状態	ランモード または スリープ モード状態	RTC <del>T</del> -	ストツノモート状態		タンパイ RTC または ンパイストップ ド状態	ディーブ スタンパイ モード復帰直後 状態
裴		電源 不安定			電源 安定	<b>電</b> 源 安定		電源 安定		電源 安定
		1	INITX=0	INITX=1	INITX=1	INI	ΓX=1	INITX=1		INITX=1
		ı	-	-	•	SPL=0	SPL=1	SPL=0	SPL=1	-
	Ethernet 入出 力選択時* <sup>4</sup>	設定不可	定不可 設定不可	設定不可	直前状態 保持	直前状態保持	直前状態			
W	外部割込み許 可選択時						保持	GPIO 選択 内部入力	Hi-Z/内部	GPIO 選択
	上記以外のリ ソース選択時		Hi-Z/	Hi-Z/		体付	Hi-Z/内部	「0」固定	入力「0」固定	
	GPIO 選択	Hi-Z 入力可		入力可			入力「0」固定			

<sup>\*1:</sup> サブタイマモード,低速 CR タイマモード,RTC モード,ストップモード,ディープスタンバイ RTC モードおよびディープスタンバイ ストップモードは発振が停止します。

<sup>\*2:</sup> タイマモード状態は直前状態を保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力「0」固定です。

<sup>\*3:</sup> タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力「0」固定です。

<sup>\*4:</sup> EPFR14.E\_SPLC レジスタにより選択されている場合を指します。



# 12. 電気的特性

# 12.1 絶対最大定格

-T-	*** C		定格値	w 11		
項目	記号	最小	最大	単位	備考	
電源電圧*1、*2	Vcc	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V		
電源電圧 (USB 用) *1、*3	USBV <sub>CC</sub> 0	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V		
電源電圧 (USB 用) *1、*3	USBVcc1	Vss - 0.5	Vss + 6.5	V		
電源電圧 (Ethernet-MAC 用)*1、*4	ETHV <sub>CC</sub>	V <sub>SS</sub> - 0.5	V <sub>SS</sub> + 6.5	V		
アナログ電源電圧 *1、*5	AVcc	Vss - 0.5	V <sub>SS</sub> + 6.5	<b>V</b>		
アナログ基準電圧 *1、*5	AVRH	Vss - 0.5	V <sub>SS</sub> + 6.5	V		
		V <sub>SS</sub> - 0.5	V <sub>CC</sub> + 0.5 (≤ 6.5V)	<b>&gt;</b>	USB および Ethernet-MAC 端子 を除く	
1 Lar 4	.,	Vss - 0.5	USBVcc0 + 0.5 (≤ 6.5V)	V	USB ch.0 端子	
入力電圧 <sup>*1</sup> 	Vı	Vss - 0.5	USBVcc1 + 0.5 (≤ 6.5V)	V	USB ch.1 端子	
		Vss - 0.5	ETHV <sub>CC</sub> + 0.5 (≤ 6.5V)	V	Ethernet-MAC 端子	
		Vss - 0.5	V <sub>SS</sub> + 6.5	V	5V トレラント	
アナログ端子入力電圧 *1	VIA	Vss - 0.5	AV <sub>CC</sub> + 0.5 (≤ 6.5V)	V		
出力電圧 *1	Vo	Vss - 0.5	V <sub>CC</sub> + 0.5 (≤ 6.5V)	<b>V</b>		
			10	mA	4mA タイプ	
  L レベル最大出力電流 * <sup>6</sup>	la		20	mA	8mA タイプ	
レベル取入山 月 电 加	loL	-	20	mA	12mA タイプ	
			22.4	mA	I <sup>2</sup> C Fm+	
			4	mA	4mA タイプ	
  L レベル平均出力電流 <sup>*7</sup>	lolav	_	8	mA	8mA タイプ	
ことがアナジロガモ派	IOLAV	_	12	mA	12mA タイプ	
			20	mA	I <sup>2</sup> C Fm+	
L レベル最大総出力電流	∑lo∟	-	100	mA		
L レベル平均総出力電流 *8	∑lolav	-	50	mA		
			- 10	mA	4mA タイプ	
Hレベル最大出力電流 *6	Іон	-	-20	mA	8mA タイプ	
			- 20	mA	12mA タイプ	
			- 4	mA	4mA タイプ	
H レベル平均出力電流 <sup>*7</sup>	Іонаv	-	-8	mA	8mA タイプ	
			- 12	mA	12mA タイプ	
H レベル最大総出力電流	∑Іон	-	- 100	mA		
H レベル平均総出力電流 *8	∑lohav	-	- 50	mA		
保存温度	T <sub>STG</sub>	- 55	+ 150	°C		



- \*1: Vss = AVss = 0.0V を基準にした値です。
- \*2: Vcc は (Vss 0.5V) より低くなってはいけません。
- \*3: USBVcc0 とUSBVcc1 は (Vss 0.5V) より低くなってはいけません。
- \*4: ETHVcc は (Vss 0.5V) より低くなってはいけません。
- \*5: 電源投入時、電圧が (Vcc + 0.5V) を超えてはいけません。
- \*6: 最大出力電流は、該当する端子1本のピーク値を規定します。
- \*7: 平均出力電流は、該当する端子1本に流れる電流の100ms期間内での平均電流を規定します。
- \*8: 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流値を規定します。

#### <注意事項>

- 絶対最大定格を超えるストレス (電圧、電流や温度など) の印加は、半導体デバイスを破壊する可能性があります。したがって、定格を1項目でも超えることのないようご注意ください。



#### 12.2 推奨動作条件

	-#-		Arr Isl.	<del>为</del>	見格値	334 AL		
	項目	記号	条件	最小	最大	単位	備考	
電源電圧		Vcc	-	2.7*10	5.5	V		
東海東IT/USD	電源電圧(USB ch 0 用)			3.0	3.6 (≤ V <sub>CC</sub> )	V	*1	
电源电圧(USD (	cn o <sub>Hi</sub> )	USBV <sub>cc</sub> 0	,	2.7	5.5 (≤ V <sub>CC</sub> )	V	*2	
******				3.0	3.6 (≤ V <sub>CC</sub> )		*3	
電源電圧 (USB	· ch 1 用)	USBVcc1	-	2.7	5.5 (≤ V <sub>CC</sub> )	V	*4	
				3.0	3.6 (≤ V <sub>CC</sub> )		*5	
電源電圧 (Ethe	rnet-MAC 用)	ETHVcc	ETHVcc	-	4.5	5.5 (≤ V <sub>CC</sub> )	V	*5
				2.7	5.5 (≤ V <sub>CC</sub> )		*6	
アナログ電源電	 王	AVcc	-	2.7	5.5	V	AV <sub>CC</sub> = V <sub>CC</sub>	
マナロが甘油雨	<del>-</del>	AVRH	-	*9	AVcc	V		
アプログを発電	アナログ基準電圧		-	AVss	AVss	V		
平滑コンデンサ容量		Cs	-	1	10	μF	内蔵レギュレータ用 *7	
ジャンクション温度		TJ	-	-40	+125	°C		
<b>到作</b> 温度	動作温度 周囲温度		-	-40	*8	°C		

- \*1: P81/UDP0, P80/UDM0 端子を USB (UDP0、UDM0) として使用する場合
- \*2: P81/UDP0, P80/UDM0 端子を GPIO (P81、P80) として使用する場合
- \*3: P83/UDP1, P82/UDM1 端子を USB (UDP1、UDM1) として使用する場合
- \*4: P83/UDP1, P82/UDM1 端子を GPIO (P83、P82) として使用する場合
- \*5: P6E/ADTG\_5/SCK4\_1/IC23\_1/INT29\_0/E\_PPS 端子を除く、Ethernet-MAC タイミングにある端子を Ethernet-MAC 端子として使用する場合
- \*6: P6E/ADTG\_5/SCK4\_1/IC23\_1/INT29\_0/E\_PPS 端子を除く、Ethernet-MAC タイミングにある端子を機能端子として使用する場合
- \*7: 平滑コンデンサの接続方法は、9 デバイス使用上の注意の「C 端子について」をご参照ください。
- \*8: 周囲温度 (TA) の最大温度は、ジャンクション温度 (TJ) を超えない範囲まで保証可能です。

周囲温度 (TA) の計算式を以下に示します:

 $T_A (Max) = T_J(Max) - Pd(Max) \times \theta_{JA}$ 

Pd: 消費電力 (W)

θ<sub>JA</sub>: パッケージ熱抵抗 (°C/W)

Pd (Max) =  $V_{CC} \times I_{CC}$  (Max) +  $\Sigma$  (IoL $\times$ VoL) +  $\Sigma$  ((Vcc-VoH)  $\times$  (- IoH))

IoL:L レベル出力電流IoH:H レベル出力電流VoL:L レベル出力電圧VoH:H レベル出力電圧

- \*9: アナログ基準電圧は、コンペアクロック周期(Tcck) によって規格値が異なります。詳細は 12.5. 12 ビット A/D コンバータの章をご参照ください。
- \*10: 電源電圧が最小値未満かつ低電圧検出リセット (VDH) の間は、内蔵高速 CR または内蔵低速 CR クロックでの命令実行と 低電圧検出のみ動作可能です。



各パッケージにおけるパッケージ熱抵抗と最大許容電力を以下に示します。 半導体デバイスは最大許容電力以下で動作が保証されます。

### パッケージ熱抵抗と最大許容電力表

パッケージ	基板	熱抵抗 Aia	最大許容電力 (m <mark>W</mark> )		
	- W	θja (°C/W)	T <sub>A</sub> = +85°C	T <sub>A</sub> = +105°C	
LQS144	単層両面	48	833	417	
(0.5mm ピッチ)	4 層	33	1212	606	
LQP176	単層両面	45	889	444	
(0.5mm ピッチ)	4 層	31	1290	645	

### <注意事項>

- 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、すべてこの条件の範囲 内で保証されます。
  - 常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
- データシートに記載されていない項目、使用条件、論理の組み合わせでの使用は保証していません。 記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。



### Ethernet-MAC 端子の対応表

端子名	Ethernet-MAC 使用時	Ethernet-MAC 未使用時	電源種別
P6E/ADTG_5/SCK4_1/INT29_0/E_PPS	E_PPS *	P6E/ADTG_5/SCK4_1/INT29_0	Vcc
PC0/E_RXER	E_RXER	PC0	
PC1/TIOB6_0/E_RX03	E_RX03	PC1/TIOB6_0	
PC2/TIOA6_0/E_RX02	E_RX02	PC2/TIOA6_0	
PC3/TIOB7_0/E_RX01	E_RX01	PC3/TIOB7_0	
PC4/TIOA7_0/E_RX00	E_RX00	PC4/TIOA7_0	
PC5/TIOB14_0/E_RXDV	E_RXDV	PC5/TIOB14_0	
PC6/TIOA14_0/E_MDIO	E_MDIO	PC6/TIOA14_0	
PC7/INT13_0/E_MDC/CROUT_1	E_MDC	PC7/INT13_0/CROUT_1	
PC8/E_RXCK_REFCK	E_RXCK_REFCK	PC8	
PC9/TIOB15_0/E_COL	E_COL	PC9/TIOB15_0	ETHVcc
PCA/TIOA15_0/E_CRS	E_CRS	PCA/TIOA15_0	
PCB/INT28_0/E_COUT	E_COUT	PCB/INT28_0	
PCC/E_TCK	E_TCK	PCC	
PCD/SOT4_1/INT14_0/E_TXER	E_TXER	PCD/SOT4_1/INT14_0	
PCE/SIN4_1/INT15_0/E_TX03	E_TX03	PCE/SIN4_1/INT15_0	
PCF/RTS4_1/INT12_0/E_TX02	E_TX02	PCF/RTS4_1/INT12_0	
PD0/INT30_1/E_TX01	E_TX01	PD0/INT30_1	
PD1/INT31_1/E_TX00	E_TX00	PD1/INT31_1	
PD2/CTS4_1/E_TXEN	E_TXEN	PD2/CTS4_1	

<sup>\*:</sup> Ethernet-MAC 内部の PTP カウンタ周期を波形で確認する際に使用されます。



### 消費電力 (Pd) の算出方法

消費電力は以下の式で計算されます。

 $Pd = V_{CC} \times I_{CC} + \Sigma (I_{OL} \times V_{OL}) + \Sigma ((V_{CC} - V_{OH}) \times (-I_{OH}))$ 

IoL:L レベル出力電流IoH:H レベル出力電流VoL:L レベル出力電圧VoH:H レベル出力電圧

lcc はデバイス内で消費される電流です。 以下に分解できます。

 $I_{CC} = I_{CC} (INT) + \Sigma I_{CC} (IO)$ 

Icc (INT): レギュレータを通して内部ロジック、メモリなどで消費される電流です。

ΣIcc (IO): 出力端子が消費する電流 (I/O 切り替え電流) の合計

Icc (INT) については「12.3. 直流規格」の「(1) 電流規格」によって予測できます (本規格の値は端子固定時の値のため、Icc (IO) は含んでいません)。

lcc (IO) については、お客様のシステムに依存します。

以下の計算式により算出してください。

 $I_{CC}(IO) = (C_{INT} + C_{EXT}) \times V_{CC} \times f_{SW}$ 

CINT:端子内部負荷容量CEXT:出力端子外部負荷容量fsw:端子スイッチング周波数

項目	記号	条件	容量値
		4mA タイプ	1.93pF
端子内部負荷容量	CINT	8mA タイプ	3.45pF
		12mA タイプ	3.42pF

消費電力が評価可能な場合には、Icc (Max) の値は以下のように算出してください:

常温 (+25°C) にて電流値 (Icc (Typ)) を測定します。


Icc の値に動作時最大リーク電流値 (Icc (leak\_max)) を加算します。

 $I_{CC}(Max) = I_{CC}(Typ) + I_{CC}(Ieak_max)$ 

項目	記号	条件	電流値
		T <sub>J</sub> = +125°C	53.6mA
動作時最大リーク電流	Icc (leak_max)	T <sub>J</sub> = +105°C	26.6mA
		T <sub>J</sub> = +85°C	17.5mA



## 電流説明図





#### 12.3 直流規格

#### 12.3.1 電流規格

表 12-1. 通常動作(PLL)で標準と最大の消費電流、フラッシュメモリから実行するコード(フラッシュアクセラレータモードおよび配線バッファ機能が有効)

	<del>-</del> 70	₩ <b>→</b> ₽	Ar Isl.			規札	各値	334 A.L.	Att. ste							
項目	記号	端子名	条件		周波数*4	標準*1	最大*2	単位	備考							
				*5	180MHz	73	131	mA								
												160MHz	65	123	mA	
					144MHz	59	117	mA								
					120MHz	50	108	mA								
					100MHz	43	101	mA								
				*6	80MHz	35	93	mA	*3 周辺クロックすべて ON 時							
				0	60MHz	27	85	mA								
					40MHz	19	77	mA								
					20MHz	11	69	mA								
					8MHz	6.9	64	mA								
	laa	VCC	通常動作		4MHz	5.3	63	mA								
電源電流	Icc	VCC	*7,*8 (PLL)	*5	180MHz	44	102	mA								
					160MHz	40	98	mA								
					144MHz	36	94	mA								
					120MHz	31	89	mA								
					100MHz	27	85	mA								
				*6	80MHz	22	80	mA	*3 周辺クロックすべて OFF 時							
				0	60MHz	17	75	mA								
					40MHz	13	71	mA								
					20MHz	7.9	65	mA								
					8MHz	5.2	63	mA								
					4MHz	4.3	62	mA								

<sup>\*1:</sup>  $T_A = +25^{\circ}C$ ,  $V_{CC} = 3.3V$ 

<sup>\*2:</sup>  $T_J = +125$ °C,  $V_{CC} = 5.5$ V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK/2 の時、周波数は HCLK の値です

<sup>\*5:</sup> フラッシュアクセラレータモード、トレースバッファ機能動作 (FRWTR.RWT = 11、FBFCR.BE = 1) のとき

<sup>\*6:</sup> フラッシュアクセラレータモード、トレースバッファ機能動作 (FRWTR.RWT = 10、FBFCR.BE = 1) のとき

<sup>\*7:</sup> メインフラッシュメモリへのデータアクセスなし

<sup>\*8:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)



表 12-2. 通常動作(PLL)の標準と最大の消費電流、フラッシュメモリから命令動作実行(フラッシュアクセラレータモードとトレースバッファ 機能が無効)

***		₩ <b>¬</b> ₽	AT IIL		<b>□ <del>` *</del></b> *-4	規	格値	ж п	H+ +v												
項目	記号	端子名	<b>条件</b>		周波数*4	標準*1	最大*2	単位	備考												
				*5	180MHz	82	140	mA													
					160MHz	74	132	mA													
					144MHz	68	126	mA													
					120MHz	58	116	mA													
					100MHz	49	107	mA	-*3												
				*6	80MHz	40	98	mA	- 周辺クロックすべて ON 時												
				0	60MHz	31	89	mA	同題グロググダイC ON 時												
					40MHz	22	80	mA													
					20MHz	13	71	mA													
					8MHz	7.5	65	mA													
		V/00	通常動作		4MHz	5.6	63	mA													
電源電流	Icc	VCC	*7、*8 (PLL)	*5	180MHz	48	106	mA													
			,		160MHz	44	102	mA													
					144MHz	41	99	mA													
																		120MHz	35	93	mA
					100MHz	30	88	mA	*0												
				*0	80MHz	25	83	mA	*3												
				*6	60MHz	20	78	mA	- 周辺クロックすべて OFF 時												
					40MHz	14	72	mA													
					20MHz	8.7	66	mA													
					8MHz	5.6	63	mA													
					4MHz	4.5	62	mA													

<sup>\*1:</sup>  $T_A = +25^{\circ}C$ ,  $V_{CC} = 3.3V$ 

<sup>\*2:</sup>  $T_J = +125^{\circ}C$ ,  $V_{CC} = 5.5V$ 

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK の時、周波数は HCLK の値です。

<sup>\*5:</sup> フラッシュアクセラレータモード、トレースバッファ機能停止 (FRWTR.RWT = 11、FBFCR.BE = 0) の時

<sup>\*6:</sup> フラッシュアクセラレータ モード、トレースバッファ機能停止 (FRWTR.RWT = 10、FBFCR.BE = 0) の時

<sup>\*7:</sup> メインフラッシュメモリへのデータ アクセスあり

<sup>\*8:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)



表 12-3. 通常動作(PLL)の標準と最大の消費電流、フラッシュメモリから命令動作実行時 (フラッシュ 0 ウェイトサイクルモード、リード アクセス 0 ウェイト)

	<b>-</b> 7 B	地マカ	友山		CE >-1-*	規札	各値	334 1-L	## <del>**</del>									
項目	記号	端子名	条件		周波数*4	標準*1	最大*2	単位	備考									
					72MHz	54	112	mA										
					60MHz	47	105	mA										
			,		48MHz	39	97	mA										
				*5	36MHz	31	89	mA	*3									
				5	24MHz	23	81	mA	周辺クロックすべて ON 時									
					12MHz	14	72	mA										
					8MHz	11	69	mA										
	,	VCC	通常動作		4MHz	7.2	65	mA										
電源電流	Icc	VCC	*6、*7 (PLL)	l l	72MHz	37	95	mA										
			, ,			60MHz	33	91	mA									
																48MHz	28	86
			*5	*_	36MHz	23	81	mA	*3									
				24MHz	17	75	mA	周辺クロックすべて OFF 時										
					12MHz	11	69	mA										
					8MHz	8.3	66	mA										
					4MHz	5.9	63	mA										

<sup>\*1:</sup>  $T_A = +25^{\circ}C$ ,  $V_{CC} = 3.3V$ 

<sup>\*2:</sup>  $T_J = +125$ °C,  $V_{CC} = 5.5$ V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK の時、周波数は HCLK の値です。

<sup>\*5:</sup> フラッシュ 0 ウェイト サイクルモード、リードアクセス 0 ウェイト (FRWTR.RWT = 00、FBFCR SD = 000) の時

<sup>\*6:</sup> メインフラッシュメモリへのデータアクセスあり

<sup>\*7:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)



表 12-4. 通常動作(PLL 以外)の標準と最大の消費電流、フラッシュメモリから命令動作実行時(フラッシュ 0 ウェイトサイクルモード、リード アクセス 0 ウェイト)

	<b>-</b> 22 B	₩ <b>→</b> ₽	AT IIL		<b>□ &gt;++*</b> **-*4	規格	S値	32 /L	http:=bc
項目	記号	端子名	条件		周波数*4	標準* <sup>1</sup>	最大*2	単位	備考
			通常動作 *6、*7	*5	4MHz	4.3	62	mA	*3 周辺クロックすべて ON 時
			**6、*/**(メイン発振)	0	2	3.7	61	mA	*3 周辺クロックすべて OFF 時
			通常動作	*5	4541.1-	3.5	61	mA	*3 周辺クロックすべて ON 時
電源電流	Icc	VCC	*6 (内蔵高速 CR)	*5	4MHz	2.9	60	mA	*3 周辺クロックすべて OFF 時
			通常動作	*-	00111	0.47	58	mA	*3 周辺クロックすべて ON 時
			*6、*8 (サブ発振)	*5	32kHz	0.46	58	mA	*3 周辺クロックすべて OFF 時
			通常動作	**	400kl le	0.51	58	mA	*3 周辺クロックすべて ON 時
			*6 (内蔵低速 CR)	*5	100kHz	0.50	58	mA	*3 周辺クロックすべて OFF 時

<sup>\*1:</sup>  $T_A = +25^{\circ}C$ ,  $V_{CC} = 3.3V$ 

<sup>\*2:</sup>  $T_J = +125$ °C,  $V_{CC} = 5.5$ V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK/2 の時、周波数は HCLK の値です。

<sup>\*5:</sup> フラッシュ 0 ウェイト サイクルモード、リードアクセス 0 ウェイト (FRWTR.RWT = 00、FBFCR.SD = 000) の時

<sup>\*6:</sup> メインフラッシュメモリへのデータ アクセスあり

<sup>\*7:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)

<sup>\*8:</sup> 水晶振動子(32kHz)使用時 (発振回路の消費電流を含む)



### 表 12-5 PCLK0 = PCLK1 = PCLK2 = HCLK/2 の時、スリープ動作(PLL)の標準と最大の消費電流

-E-D		₩ <b>¬</b> ₽	Ar IIL	□ <del>&gt;++*+</del> ++4	規	格値	334 K.L.	/## -##		
項目	記号	端子名	条件	周波数* <sup>4</sup>	標準*1	最大*2	単位	備考		
				180MHz	58	116	mA			
				160MHz	52	110	mA			
				144MHz	48	106	mA			
				120MHz	40	98	mA			
				100MHz	35	93	mA			
				80MHz	28	86	mA	*3 - 周辺クロックすべて ON 時		
				60MHz	22	80	mA	) A DE VIII VIII VIII VIII VIII VIII VIII V		
				40MHz	16	74	mA			
				20MHz	9.7	67	mA			
				8MHz	6.2	64	mA			
電源電流	Iccs	VCC	スリープ動作 <sup>*5</sup>	4MHz	5.0	63	mA			
电冰电机	ices	VCC	(PLL)	180MHz	30	88	mA			
				160MHz	27	85	mA			
							144MHz	25	83	mA
				120MHz	21	79	mA			
				100MHz	18	76	mA			
				80MHz	15	73	mA	*3 周辺クロックすべて OFF 時		
				60MHz	12	70	mA			
				40MHz	9.3	67	mA			
			20MHz	6.2	64	mA				
				8MHz	4.5	62	mA			
				4MHz	4.0	62	mA			

<sup>\*1:</sup>  $T_A = +25$ °C,  $V_{CC} = 3.3$ V

<sup>\*2:</sup>  $T_J = +125$ °C,  $V_{CC} = 5.5$ V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK/2 の時、周波数は HCLK の値です。

<sup>\*5:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)



### 表 12-6 PCLK0 = PCLK1 = PCLK2 = HCLK の時、スリープ動作(PLL)の標準と最大の消費電流

-E-D		₩ <b>¬</b> ₽	Ar III.	— <del>&gt;+++++</del> +4	規	格値	334 LL	Htt -tv																					
項目	記 <del>号</del>	端子名	条件	周波数* <sup>4</sup>	標準* <sup>1</sup>	最大*2	単位	備考																					
				72MHz	32	90	mA																						
				60MHz	27	85	mA																						
				48MHz	23	81	mA																						
				36MHz	18	76	mA	*3																					
				24MHz	13	71	mA	周辺クロックすべて ON 時																					
				12MHz	8.5	66	mA																						
				8MHz	6.9	64	mA																						
<b>高海南</b> 法		VCC	スリープ動作 <sup>*5</sup>	4MHz	5.3	63	mA																						
電源電流	Iccs	VCC	(PLL)	72MHz	15	73	mA																						
					60MHz	13	71	mA																					
						48MHz	11	69	mA																				
				36MHz	9.3	67	mA	*3																					
																									24MHz	7.3	65	mA 周辺クロッ	周辺クロックすべて OFF 時
				12MHz	5.4	63	mA																						
			8MHz	4.7	62	mA																							
				4MHz	4.1	62	mA																						

<sup>\*1:</sup>  $T_A = +25^{\circ}C$ ,  $V_{CC} = 3.3V$ 

<sup>\*2:</sup>  $T_J = +125$ °C,  $V_{CC} = 5.5$ V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK の時、周波数は HCLK の値です。

<sup>\*5:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)



### 表 12-7 PCLK0 = PCLK1 = PCLK2 = HCLK/2 の時、スリープ動作(PLL 以外)の標準と最大の消費電流

***	#1 B	- サフカ	友ル	E >++ *++ *4	規	格値	34 T	# *
項目	記号	端子名	条件	周波数*4	標準* <sup>1</sup>	最大*2	単位	備考
			スリープ動作 <sup>*5</sup>	4MHz	2.6	60	mA	*3 周辺クロックすべて ON 時
			(メイン発振)	4IVIMZ	2.0	60	mA	*3 周辺クロックすべて OFF 時
			スリープ動作	4MHz	2.0	60	mA	*3 周辺クロックすべて ON 時
			(内蔵高速 CR)		1.3	59	mA	*3 周辺クロックすべて OFF 時
電源電流	Iccs	VCC	スリープ動作 <sup>*6</sup>	2011	0.46	58	mA	*3 周辺クロックすべて ON 時
			(サブ発振)	32kHz	0.45	58	mA	*3 周辺クロックすべて OFF 時
			スリープ動作	400111-	0.47	58	mA	*3 周辺クロックすべて ON 時
			(内蔵低速 CR)	100kHz	0.46	58	mA	*3 周辺クロックすべて OFF 時

<sup>\*1:</sup>  $T_A = +25^{\circ}C$ ,  $V_{CC} = 3.3V$ 

<sup>\*2:</sup>  $T_J = +125$ °C,  $V_{CC} = 5.5$ V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> PCLK0 = PCLK1 = PCLK2 = HCLK/2 の時、周波数は HCLK の値です。

<sup>\*5:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)

<sup>\*6:</sup> 水晶振動(32KHz)使用時 (発振回路の消費電流を含む)



### 表 12-8 ストップモード、タイマモード、RTC モードの標準と最大の消費電流

***	÷10	<b>₩</b> ヲゟ	加加	FE 275 #6	規札	各値	334 KT	httt-c			
項目	記号	端子名	条件	周波数	標準* <sup>1</sup>	最大*2	単位	備考			
					0.41	1.9	mA	*3、*4 T <sub>A</sub> = +25°C			
	Іссн		ストップモード	-	-	18	mA	*3、*4 T <sub>A</sub> = +85°C			
					-	26	mA	*3、*4 T <sub>A</sub> = +105°C			
					1.4	2.9	mA	*3、*4 T <sub>A</sub> = +25°C			
			タイマモード <sup>*5</sup> (メイン発振)	4MHz	-	19	mA	*3、*4 T <sub>A</sub> = +85°C			
					-	27	mA	*3、*4 T <sub>A</sub> = +105°C			
			<i>t</i>		0.71	2.2	mA	*3、*4 T <sub>A</sub> = +25°C			
			タイマモード (内蔵高速 CR)	1 4144	-	19	mA	*3、*4 T <sub>A</sub> = +85°C			
東海東法	1	VCC			-	27	mA	*3、*4 T <sub>A</sub> = +105°C			
電源電流	Ісст	VCC			0.41	1.9	mA	*3、*4 T <sub>A</sub> = +25°C			
			タイマモード <sup>*6</sup> (サブ発振)	32kHz	-	18	mA	*3、*4 T <sub>A</sub> = +85°C			
					-	27	mA	*3、*4 T <sub>A</sub> = +105°C			
					0.42	1.9	mA	*3、*4 T <sub>A</sub> = +25°C			
			タイマモード (内蔵低速 CR)	100kHz	-	18	mA	*3、*4 T <sub>A</sub> = +85°C			
			(内蔵低速 CR)  RTC モード*6 (サブ発振)		-	27	mA	*3、*4 T <sub>A</sub> = +105°C			
					0.42	1.9	mA	*3、*4 T <sub>A</sub> = +25°C			
	Iccr						-2.	32kHz	-	18	mA
					-	27	mA	*3、*4 T <sub>A</sub> = +105°C			

<sup>\*1:</sup> Vcc = 3.3V

<sup>\*2:</sup> V<sub>CC</sub> = 5.5V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> LVD OFF 時

<sup>\*5:</sup> 水晶振動子(4MHz)使用時 (発振回路の消費電流を含む)

<sup>\*6:</sup> 水晶振動子(32kHz)使用時 (発振回路の消費電流を含む)



### 表 12-9. ディープスタンバイストップ モード、ディープスタンバイ RTC モードの標準と最大の消費電流

-#-D		14 -> A	Ar III.	EE >++ **-	規相	各値	334 /T	htt -tv						
項目	記 <del>号</del>	端子名	条件	周波数	標準*1	最大*2	単位	備考						
			ディープスタンバイ ストップモード (RAM OFF 時) - 168 - 218 ディープスタンバイ	162	μA	*3、*4 T <sub>A</sub> = +25°C								
				-	-	1689	μA	*3、*4 T <sub>A</sub> = +85°C						
	laaa			(		-	2189	μΑ	*3、*4 T <sub>A</sub> = +105°C					
	ICCHD				101	245	μΑ	*3、*4 T <sub>A</sub> = +25°C						
				-	-	2401	μΑ	*3、*4 T <sub>A</sub> = +85°C						
電源電流		VCC	(TO INTO ETT EST)		-	3223	μΑ	*3、*4 T <sub>A</sub> = +105°C						
电冰电测		VCC			93	166	μΑ	*3、*4 T <sub>A</sub> = +25°C						
			RTC モード*6	RTC モード*6	RTC モード*6	RTC モード*6		RTC モード*6			-	1693	μΑ	*3、*4 T <sub>A</sub> = +85°C
	Iccrd		(rounder 144)	32kHz	-	2193	μΑ	*3、*4 T <sub>A</sub> = +105°C						
	ICCRD		ディープスタンバイ RTC モード <sup>*6</sup> (RAM ON 時)	32KI IZ	105	249	μΑ	*3、*4 T <sub>A</sub> = +25°C						
					-	2405	μΑ	*3、*4 T <sub>A</sub> = +85°C						
			(10 tivi O14 #4f)		-	3227	μΑ	*3、*4 T <sub>A</sub> = +105°C						

<sup>\*1:</sup> Vcc = 3.3V

<sup>\*2:</sup> Vcc = 5.5V

<sup>\*3:</sup> すべてのポートが入力であり、「0」に固定される場合

<sup>\*4:</sup> LVD OFF 時

<sup>\*5:</sup> サブ発振 OFF 時

<sup>\*6:</sup> 水晶振動(32KHz)使用時 (発振回路の消費電流を含む)



### 表 12-10. 低電圧検出回路、メインフラッシュメモリ書込み/消去の標準と最大の消費電流

-50		₩ → ₽	Ar IIL		規格値		334 KT	備考
項目	記号	端子名	条件	最小	標準	最大	単位	
低電圧検出回路 (LVD) 電源電流	Icclvd		動作時	-	4	7	μA	割込み 発生用
メインフラッシュ メモリ 書込み/消去電流	Iccflash	VCC	書込み/消去時	-	13.4	15.9	mA	*1

<sup>1:</sup> フラッシュメモリへ書込み、または消去をする時は、電源電流 (Icc) にフラッシュ書込み/消去電流 (IccFlash) が加算されます。

### 表 12-11. ペリフェラルの消費電流

505 <b>7</b> N	o°11¬_= 11	** /-	质	波数 (MH	łz)	334 1-L	Ht -t-		
クロック系列	ペリフェラル	単位	45	90	180	単位	備考		
	GPIO	全ポート	0.69	1.39	2.76				
	DMAC	-	0.74	1.46	2.83				
	DSTC	-	0.58	1.13	2.12				
LICLIK	外部バス I/F	-	- 0.58 1.13 2.12 - 0.23 0.44 0.87 - 0.56 1.10 2.18 1 ch 0.09 0.10 0.12 1 ch 0.41 0.83 1.64 - 1.52 2.97 5.84	A	T <sub>A</sub> =+25°C、				
HCLK	SD カード I/F	-	0.56	1.10	2.18	mA	Vcc=3.3V		
	CAN	1 ch	0.09	0.10	2.18 Vcc=3.3V 0.12 1.64				
	USB	1 ch	0.41	0.83	1.64				
	Ethernet-MAC	•	1.52	2.97	5.84				
	ベースタイマ	4 ch	0.38	0.76	1.50		T <sub>A</sub> =+25°C,		
DOLL44	多機能タイマ/PPG	1 unit/4 ch	0.72	1.43	2.83				
PCLK1	クアッドカウンタ	1 unit	0.06	0.12	0.22	mA	Vcc=3.3V		
	A/D コンバータ	1 unit	0.31	0.61	1.22				
	マルチファンクションシリアル	1 ch	0.36	0.72	-				
PCLK2	IC カードインタフェース	1 ch	0.27	0.54	-	mA	T <sub>A</sub> =+25°C, V <sub>CC</sub> =3.3V		
	I <sup>2</sup> S クロック生成	1 ch	0.26	0.53	-		VCC-3.5 V		



### 12.3.2 端子特性

 $(V_{CC} = USBV_{CC}0 = USBV_{CC}1 = ETHV_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = 0V)$ 

					規格値				
項目	記 <del>号</del>	端子名	条件	最小	標準	最大	V V V V V	備考	
		CMOS ヒステリシス入力		Vcc × 0.8	-	Vcc+0.3	V		
		端子、MD0、MD1	-	ETHVcc × 0.8	ı	ETHVcc + 0.3	V		
H レベル入力 電圧 (ヒステリ	$V_{IHS}$	MADATAxx	Vcc > 3.0V, Vcc ≤ 3.6V,	2.4	1	Vcc+0.3	<b>V</b>	外部バス 使用時	
シス入力)		5V トレラント入力端子	-	V <sub>CC</sub> × 0.8	-	V <sub>SS</sub> + 5.5	V		
		I <sup>2</sup> C Fm+兼用入力端子	-	V <sub>CC</sub> × 0.7	-	V <sub>SS</sub> + 5.5	V		
		TTL シュミット入力端子	-	2.0	ı	ETHV <sub>CC</sub> + 0.3	V		
		CMOS ヒステリシス入力		V <sub>SS</sub> - 0.3	ı	V <sub>CC</sub> × 0.2	>		
L レベル入力電		端子、MD0、MD1	-	V <sub>SS</sub> - 0.3	•	ETHV <sub>CC</sub> × 0.2	V		
圧(ヒステリ	VILS	5V のトレラント入力端子	-	Vss - 0.3	-	Vcc × 0.2	V		
シス入力)		I <sup>2</sup> C Fm+兼用入力端子	-	V <sub>SS</sub>	-	V <sub>CC</sub> × 0.3	V		
		TTL シュミット入力端子	-	Vss - 0.3	-	0.8	V		
			$V_{CC} \ge 4.5V$ , $I_{OH} = -4mA$	V 0.5		V	V		
			V <sub>CC</sub> < 4.5V <b>、</b> І <sub>ОН</sub> = -2mA	V <sub>CC</sub> - 0.5	1	Vcc	V		
			4mA タイプ	ETHV <sub>CC</sub> ≥ 4.5V, I <sub>OH</sub> = -4mA	V 0.5		ETID.	<b>V</b>	
				ETHV <sub>CC</sub> $< 4.5$ V $_{OH} = -2$ mA	V <sub>CC</sub> - 0.5	•	ETHVcc	V	
			V <sub>CC</sub> ≥ 4.5V <b>、</b> Іон = -8mA	V 0.5		Var	V		
			Vcc < 4.5V, Іон = -4mA	V <sub>CC</sub> - 0.5	-	Vcc	V		
H レベル出力		8mA タイプ	ETHV <sub>CC</sub> ≥ 4.5V, I <sub>OH</sub> = -8mA	ETHVcc - 0.5		ETHVcc	V		
電圧	Vон		ETHV <sub>CC</sub> < 4.5V, I <sub>OH</sub> = -4mA	ETHVCC - 0.5	•	ETHVCC	V		
		12mA タイプ	V <sub>CC</sub> ≥ 4.5V, І <sub>ОН</sub> = -12mA	V <sub>CC</sub> - 0.5		Vac	\/		
		12IIIA 791 7	V <sub>CC</sub> < 4.5V, І <sub>ОН</sub> = -8mA	VCC - U.5	•	Vcc	V		
		LICD I/O # EI# 7	USBV <sub>CC</sub> ≥ 4.5V <b>.</b> I <sub>OH</sub> = -20.5mA	LICDV 0.4		LICE'.	\/	*4	
		USB I/O 兼用端子	USBV <sub>CC</sub> < 4.5V, I <sub>OH</sub> = -13.0mA	USBV <sub>CC</sub> - 0.4	<u>-</u>	USBVcc	V	V	
		120 F # EP + III - 7	V <sub>CC</sub> ≥ 4.5V, I <sub>OH</sub> = -4mA	V 0.5		.,		0010 11	
		I <sup>2</sup> C Fm+兼用端子	V <sub>CC</sub> < 4.5V, І <sub>ОН</sub> = -3mA	V <sub>CC</sub> - 0.5	•	Vcc	V	GPIO 時	



<b>-</b> 5-0			AT III.		規格値		334 LL	# +
項目	記 <del>号</del>	端子名	宋竹 -	最小	標準	最大	一 単位	備考
			$V_{CC} \ge 4.5V$ , $I_{OL} = 4mA$	V		0.4	,,	
		4mA タイプ	$V_{CC} < 4.5V$ , $I_{OL} = 2mA$	Vss	-	0.4	V	
		4IIIA 34 2	ETHV <sub>CC</sub> ≥ 4.5V, I <sub>OL</sub> = 4mA	Voo		0.4		
			★件   扱小 標準 最大   単位   日本					
				Voo		0.4		
	8mA	8mA タイプ		VSS	_	0.4	V	
		OIIIA 34 2		Voc		0.4	V	
L レベル出力電圧	VoL			v SS	-	U. <del>4</del>		
		12mA タイプ		Vss		0.4	V	
		12IIIA 94 J		VSS	-	0.4	V	
		USB I/O 兼用		Vaa	s - 0.4 V	*1		
		端子		VSS	-	0.4	V	ı
								GPIO 時
		I <sup>2</sup> C Fm+兼用 端子		Vss	-	0.4	V	GPIO 時
								I <sup>2</sup> C Fm+ 時
入カリーク電流	I <sub>IL</sub>	-	-	-5	-	+5	μA	
プルアップ抵抗値	R <sub>PU</sub>	プルアップ端子	V <sub>CC</sub> ≥ 4.5V	25	50	100	۲۵	
フルノノノ 珍肌 喧	1750		Vcc < 4.5V	30	80	200	L/75	
入力容量	Cin	VCC、 USBVCC0、 USBVCC1、 ETHVCC、 VSS、 AVCC、AVSS、 AVRH 以外	-	-	5	15	pF	

<sup>\*1:</sup> USBVcc0 および USBVcc1 を USBVccと表記しています。



### 12.4 交流規格


#### 12.4.1 メインクロック入力規格

 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = 0V, T_A = -40°C \sim +105°C)$ 

45.0	<b>2</b> 7 B	<b>辿っ</b> か	友山	規札	各値	** T	/## =##.
項目	記号	端子名	条件	最小	最大	単位	<b>順考</b>
			V <sub>CC</sub> ≥4.5V	4	48	MUZ	水具杂集之按结阵
入力周波数	fсн		V <sub>CC</sub> < 4.5V	4	20	IVII IZ	八阳尤瓜丁按心时
八川间似致	ich		V <sub>CC</sub> ≥4.5V	4	48	MHz	<b>対部クロック使用時</b>
			V <sub>CC</sub> < 4.5V	4	20	IVII IZ	外部クロック使用時 外部クロック使用時 外部クロック使用時 外部クロック使用時 外部クロック使用時 ベースクロック (HCLK/FCLK) APB0 バスクロック *2 APB1 バスクロック *2 APB2 バスクロック *2 ベースクロック (HCLK/FCLK) APB0 バスクロック *2
入力クロック周期	tcylh	X0、 X1	V <sub>CC</sub> ≥4.5V	20.83	250	ne	<b>対部クロック使用時</b>
スカプログブ向州	ICYLH .	Λ1	V <sub>CC</sub> < 4.5V	50	250	115	外部プログク使用時
入力クロックパルス幅	-		P <sub>WH</sub> /t <sub>CYLH</sub> , P <sub>WL</sub> /t <sub>CYLH</sub>	45	55	%	外部クロック使用時
入力クロックパルス立ち上り/立 ち下り時間	tcr. tcr		-	-	5	ns	外部クロック使用時
	fcc	-	-	-	180	MHz	ベースクロック (HCLK/FCLK)
内部動作クロック*1 周波数	f <sub>CP0</sub>	-	-	-	90	MHz       水晶発振子接続時         MHz       外部クロック使用時         ns       外部クロック使用時         %       外部クロック使用時         ns       外部クロック使用時	
ドブログ 11・ブロック 10 1/2 数	f <sub>CP1</sub>	-	-	-	180	MHz	APB1 バスクロック * <sup>2</sup>
	f <sub>CP2</sub>	-	-	-	90	MHz	APB2 バスクロック *²
	tcycc	-	-	5.56	-	ns	ベースクロック (HCLK/FCLK)
	t <sub>CYCP0</sub>	-	-	11.1	-	ns	APB0 バスクロック *2
内部動作クロック*1 サイクル時間	t <sub>CYCP1</sub>	-	-	5.56	-	ns	APB1 バスクロック *2
	tcycp2	-	-	11.1	-	ns	APB2 バスクロック *2

<sup>\*1:</sup> 各内部動作クロックの詳細については、『FM4 Family Peripheral Manual Main part』(002-04856) の第 2-1 章「クロック」を ご参照ください。

<sup>\*2:</sup> 各ペリフェラルが接続されている APB バスについては、本データシートの 1. S6E2G シリーズ ブロックダイヤグラムの章をご参照ください。






### 12.4.2 サブクロック入力規格

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

450			7 h / / / / / / / / / / / / / / / / / /		規格値		334 LL	H+ ++	
項目	記号	端子名	条件	最小	標準	最大	単位	備考	
3 九田冲粉	4 /4		•	-	32.768	ı	kHz	水晶発振接続時*	
入力周波数	1/t <sub>CYLL</sub>		\\\ 0.4	-	32		100	kHz	外部クロック使用時
入力クロックサイクル	tcyll	X0A、 X1A	-	10		31.25	μs	外部クロック使用時	
入力クロックパルス幅	-		P <sub>WH</sub> /t <sub>CYLL</sub> , P <sub>WL</sub> /t <sub>CYLL</sub>	45	-	55	%	外部クロック使用時	

\*: 水晶振動子については、9.デバイス使用上の注意のサブクロック用水晶振動子についてをご参照ください。



#### 12.4.3 内蔵 CR 発振規格

### 内蔵高速 CR

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

	<b>€</b> 7 B	AZ IIL		規格値		ж <b>т</b>	<i>}</i> ±±±•
項目	記号	条件	最小	標準	最大	単位	備考
	T <sub>J</sub> =		3.92	4	4.08		1 11~> . Fin± *4
クロック周波数	fcrh	T <sub>J</sub> = -40°C∼+125°C	3.88	4	4.12	MHz	トリミング時 *1
		T <sub>J</sub> = -40°C∼+125°C	2.9	4	5		非トリミング時
周波数安定時間	tcrwt	-	-	-	30	μs	*2

- \*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミング値として設定した場合
- \*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。トリミング値設定後、周波数安定時間が経過するまでの期間も高速 CR クロックをソースクロックとして使用できます。

### 内蔵低速 CR

₩ D	÷1 B	Az III.		規格値		334 A.L.	## <del>**</del>
項目	記号	宋竹	条件 最小 標準 最大	甲位	備考		
クロック周波数	fcrL	-	50	100	150	kHz	



### 12.4.4 メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

		規格値			324 KT	htt -te
項目	記 <del>号</del>	最小	標準	最大	単位	備考
PLL 発振安定待ち時間* <sup>1</sup> (LOCK UP 時間)	tLOCK	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	4	-	16	MHz	
PLL 逓倍率	-	13	-	100	逓倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	200	-	400	MHz	
メイン PLL クロック周波数*2	fclkpll	-	-	180	MHz	

<sup>\*1:</sup> PLL の発振が安定するまでの待ち時間。

## 12.4.5 USB/Ethernet 用 PLL の使用条件(PLL の入力クロックにメインクロックを使用)

#D	27.0		規格値		334 £L	http://www.
項目	記号	最小	標準	最大	単位	備考
PLL 発振安定待ち時間 <sup>*1</sup> (LOCK UP 時間)	t <sub>LOCK</sub>	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	4	-	16	MHz	
PLL 逓倍率	-	13	-	100	逓倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	200	-	400	MHz	USB/Ethernet
USB/Ethernet クロック周波数 *2	fclkpll	-	-	50	MHz	M 分周後の波数

<sup>\*1:</sup> PLL の発振が安定するまでの待ち時間。

<sup>\*2:</sup> メイン PLL クロック (CLKPLL) の詳細は、『FM4 Family Peripheral Manual Main part』(002-04856)の 2-1 章「クロック」をご参照ください。

<sup>\*2:</sup> USB/Ethernet クロックの詳細については、『FM4 Family Peripheral Manual Communication Macro Part』(002-04862) の 節 2-2: USB/Ethernet クロック生成をご参照ください。



### 12.4.6 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

45 D			規格値		324 LL	htt -te
項目	記 <del>号</del>	最小	標準	最大	単位	備考
PLL 発振安定待ち時間 <sup>*1</sup> (LOCK UP 時間)	tLOCK	100	-	-	μs	
PLL 入力クロック周波数	f <sub>PLLI</sub>	3.8	4	4.2	MHz	
PLL 逓倍率	-	50	-	95	逓倍	
PLL マクロ発振クロック周波数	f <sub>PLLO</sub>	190	-	400	MHz	
メイン PLL クロック周波数 *2	fclkpll	-	-	180	MHz	

<sup>\*1:</sup> PLL の発振が安定するまでの待ち時間。

#### <注意事項>

- メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った高速 CR クロック (CLKHC) を入 カしてください。

#### 12.4.7 リセット入力規格

福口	<b>€</b> 7.8	地マカ	Az Jul	規格値		374 TT	# <b>.</b>
項目	記 <del>号</del>	端子名	条件	最小	最大	単位	備考
リセット入力時間	t <sub>INITX</sub>	INITX	-	500	-	ns	

<sup>\*2:</sup> メイン PLL クロック (CLKPLL) の詳細については、『FM4 Family Peripheral Manual Main part』(002-04856) の 2-1 章「クロック」をご参照ください。



#### 12.4.8 パワーオンリセットタイミング


 $(V_{SS} = 0V)$ 

項目	記号	端子名	条件		規格値		単位	備考
70	AC 7	30 J 71	***	最小	標準	最大	<b>4</b> 6	NHI 73
電源断時間	toff		-	1	-	ı	ms	*1
電源立上り速度	dV/dt	VCC	Vcc = 0.2V ∼ 2.7V	0.6	-	1000	mV/μs	*2
パワーオンリセット解除までの時間	t <sub>PRT</sub>		-	0.33	-	0.60	ms	

<sup>\*1:</sup>  $V_{CC}$  は  $t_{OFF}$  最小期間中 0.2V 以下である必要があります。この状態が満たせない場合、誤った初期化が発生する可能性があります。

#### <注意事項>

- もし toff が満たせない場合は、起動時および電圧降下発生時に 12. 4. 7.に従い外部リセット(INITX)を入れて下さい。




#### 用語

□ VDH: 低電圧検出リセット解除電圧、12.7 低電圧検出特性をご参照ください。

### 12.4.9 GPIO 出力規格

項目	記号	辿った	Arr Jul.	規札	各値	ж т	備考
		端子名	条件	最小	最大	単位	
出力周波数	4	5 *	V <sub>CC</sub> ≥ 4.5V	-	50	MHz	
	<b>t</b> PCYCLE	Pxx*	Vcc < 4.5V	-	32	MHz	

<sup>\*:</sup> GPIO が対象です。



<sup>\*2:</sup> この dV/dt 規格は cold start (toff>1ms) のパワーオン時に適用されます。



#### 12.4.10 外部バス タイミング


### 外部バスクロック出力規格

項目	<b>-</b> 7 □	端子名	条件	規札	各値	単位	備考
	記 <del>号</del>			最小	最大		
出力周波数	tcycle	MCLKOUT*1		-	50 *2	MHz	

\*1: 外部バス クロック (MCLKOUT) は HCLK の分周クロックです。


クロック分周設定の詳細は: 『FM4 Family Peripheral Manual Main part』(002-04856) の 14 章「外部バスインタフェース」をご参照ください。

\*2: ABH バス クロックが 100MHz を超える場合、4 分周以上の設定で MCLKOUT を生成してください。



### 外部バス信号入出力規格

項目	記号	条件	規格値	単位	備考
信号入力特性	V <sub>IH</sub>		0.8 × Vcc	٧	
	VIL		0.2 × Vcc	٧	
信号出力特性	Vон	-	0.8 × Vcc	٧	
	VoL		0.2 × Vcc	V	





## セパレートバスアクセス非同期 SRAM モード


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	記号	端子名	条件	規相	334 TT		
				最小	最大	単位	備考
MOEX 最小パルス幅	toew	MOEX	1	MCLK×n-3	-	ns	
MCSX↓→アドレス出力 遅延時間	t <sub>CSL – AV</sub>	MCSX[7:0]、 MAD[24:0]	-	-9	+9	ns	
MOEX↑→アドレス ホールド時間	toeh - AX	MOEX、 MAD[24:0]	1	0	MCLK×m+9	ns	
MCSX↓→ MOEX↓遅延時間	tcsl-oel	MOEX,	-	MCLK×m-9	MCLK×m+9	ns	
MOEX↑→ MCSX↑時間	tоен - сsн	MCSX[7:0]	•	0	MCLK×m+9	ns	
MCSX↓→ MDQM↓遅延時間	tcsl - RDQML	MCSX、 MDQM[3:0]	-	MCLK×m-9	MCLK×m+9	ns	
データセットアップ →MOEX↑時間	tos - oe	MOEX、 MADATA[31:0]	-	20	-	ns	
MOEX↑→ データホールド時間	tDH - OE	MOEX、 MADATA[31:0]	-	0	-	ns	
MWEX 最小パルス幅	twew	MWEX	-	MCLKxn-3	-	ns	
MWEX↑→アドレス 出力遅延時間	tweh - AX	MWEX、 MAD[24:0]	-	0	MCLK×m+9	ns	
MCSX↓→ MWEX↓遅延時間	tcsl-wel	MWEX,	1	MCLK×n-9	MCLK×n+9	ns	
MWEX↑→ MCSX↑遅延時間	tweh - csh	MCSX[7:0]	-	0	MCLK×m+9	ns	
MCSX↓→ MDQM↓遅延時間	tcsl-wdqml	MCSX、 MDQM[3:0]	-	MCLK×n-9	MCLK×n+9	ns	
MCSX↓→ データ出力時間	t <sub>CSL-DX</sub>	MCSX、 MADATA[31:0]	-	MCLK-9	MCLK+9	ns	
MWEX↑→ データ ホールド時間	tweh - DX	MWEX、 MADATA[31:0]	-	0	MCLK×m+9	ns	

### く注意事項>

<sup>-</sup> 外部負荷容量 CL= 30pF 時 (m = 0~15、n = 1~16)








## セパレートバスアクセス同期 SRAM モード

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

福日	<b>€</b> 2 B	-W-> 5	Ar IIL	規	274 TT	H+ +-	
項目	記号	端子名	条件	最小	最大	単位	備考
アドレス遅延時間	t <sub>AV</sub>	MCLK、 MAD[24:0]	-	1	9	ns	
MCSX 遅延時間	t <sub>CSL</sub>	MCLK,	-	1	9	ns	
WICSX 连延时间	tcsH	MCSX[7:0]	-	1	9	ns	
MOEX 遅延時間	t <sub>REL</sub>	MCLK,	-	1	9	ns ns	
MOEX 建延时间	tпен	MOEX	-	1	9		
データセットアップ →MCLK↑時間	tos	MCLK、 MADATA[31:0]	-	19	-	ns	
MCLK↑→ データホールド時間	tон	MCLK、 MADATA[31:0]	-	0	-	ns	
	tweL	MCLK,	-	1	9	ns	
MWEX 遅延時間	t <sub>WEH</sub>	MWEX	-	1	9	ns	
MDQM[1:0] 遅延時間	t <sub>DQML</sub>	MCLK,	-	1	9	ns	
	tдамн	MDQM[3:0]	-	1	9	ns	
MCLK↑→ データ出力時間	tods	MCLK、 MADATA[31:0]	-	MCLK+1	MCLK+18	ns	
MCLK↑→ データホールド時間	top	MCLK、 MADATA[31:0]	-	1	18	ns	

### <注意事項>

- 外部負荷容量 CL = 30pF 時






### マルチプレクスバスアクセス非同期 SRAM モード

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	<b>=</b> 2 B		友山	規	格値	単位	# #
	記 <del>号</del>	端子名	条件	最小	最大	甲亚	備考
マルチプレクスアドレス 遅延時間	tale-CHMADV	MALE、	-	0	10	ns	
マルチプレクスアドレス ホールド時間	t <sub>CHMADH</sub>	MAD[24:0]	-	MCLK×n+0	MCLK×n+10	ns	

### <注意事項>

- 外部負荷容量 CL=30pF 時 (m = 0~15、n = 1~16)






### マルチプレクスバスアクセス同期 SRAM モード

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	<b>-</b> 7 D	₩ → ₽	久川	規札	<b>各値</b>	34 /L	## <del>**</del>
<b>坝日</b>	記号	端子名	条件	最小	最大	単位	備考
	t <sub>CHAL</sub>	MCLK,	-	1	9		
MALE 遅延時間	t <sub>CHAH</sub>	MALE	-	1	9		
MCLK↑→マルチプレクス アドレス遅延時間	<b>t</b> CHMADV	MCLK,	-	1	top	ns	
MCLK↑→マルチプレクス データ出力時間	tchmadx	MADATA[31:0]	-	1	t <sub>OD</sub>	ns	

# <注意事項>

- 外部負荷容量 CL = 30pF 時。






### NAND フラッシュモード


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 


15 0	<b></b>	는 구 전	<b>欠</b> 从	規札	各値	単位	備考
項目	記号	端子名	条件	最小	最大	甲亚	佣号
MNREX 最小パルス幅	tnrew	MNREX	-	MCLK×n-3	-	ns	
データセットアップ →MNREX↑時間	t <sub>DS-NRE</sub>	MNREX、 MADATA[31:0]	•	20	•	ns	
MNREX↑→ データホールド時間	t <sub>DH – NRE</sub>	MNREX、 MADATA[31:0]	•	0	•	ns	
MNALE↑→ MNWEX 遅延時間	taleh - nwel	MNALE, MNWEX	•	MCLK×m-9	MCLK×m+9	ns	
MNALE↓→ MNWEX 遅延時間	talel - NWEL	MNALE, MNWEX	1	MCLK×m-9	MCLK×m+9	ns	
MNCLE↑→ MNWEX 遅延時間	t <sub>CLEH</sub> - NWEL	MNCLE, MNWEX	•	MCLK×m-9	MCLK×m+9	ns	
MNWEX↑→ MNCLE 遅延時間	tnweh - CLEL	MNCLE, MNWEX	1	0	MCLK×m+9	ns	
MNWEX 最小パルス幅	tnwew	MNWEX	-	MCLK×n-3	-	ns	
MNWEX↓→ データ出力時間	tnwel – dv	MNWEX、 MADATA[31:0]	-	-9	9	ns	
MNWEX↑→ データホールド時間	t <sub>NWEH - DX</sub>	MNWEX、 MADATA[31:0]	-	0	MCLK×m+9	ns	

<sup>-</sup> 外部負荷容量 C<sub>L</sub>= 30pF 時 (m = 0~15、n = 1~16)












# 外部 RDY 入力タイミング


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	en B	₩ <b>¬</b> ₽	<b>发</b> #	規构	144 TT	## <del> </del> #	
	記号	端子名	条件	最小	最大	単位	備考
MCLK↑ MRDY 入力 セットアップ時間	<b>t</b> rdyi	MCLK, MRDY	-	19	-	ns	

# ■ RDY 入力時



### ■ RDY 解除時






### SDRAM モード

 $(V_{CC} = 2.7V \sim 3.6V, V_{SS} = 0V)$ 

-#.0	<b>-</b>	1111> An	10166	単	i位	M 11	***
項目	記 <del>号</del>	端子名	規格値	最小	最大	単位	備考
出力周波数	tcycsd	MSDCLK	-	-	50	MHz	
アドレス遅延時間	t <sub>AOSD</sub>	MSDCLK、 MAD[15:0]	-	2	12	ns	
MSDCLK↑→ データ出力遅延時間	tDOSD	MSDCLK、 MADATA[31:0]	-	2	12	ns	
MSDCLK↑→ データ出力 Hi-Z 時間	tDOZSD	MSDCLK、 MADATA[31:0]	1	2	19.5	ns	
MDQM[3: 0]遅延時間	twrosd	MSDCLK, MDQM[1:0]	-	1	12	ns	
MCSX 遅延時間	tmcssd	MSDCLK、 MCSX8	,	2	12	ns	
MRASX 遅延時間	trassd	MSDCLK、 MRASX	-	2	12	ns	
MCASX 遅延時間	tcassd	MSDCLK, MCASX	,	2	12	ns	
MSDWEX 遅延時間	tmwesd	MSDCLK, MSDWEX	,	2	12	ns	
MSDCKE 遅延時間	t <sub>CKESD</sub>	MSDCLK, MSDCKE	-	2	12	ns	
データセットアップ時間	tosso	MSDCLK、 MADATA[31:0]	-	19	-	ns	
データホールド時間	t <sub>DHSD</sub>	MSDCLK、 MADATA[31:0]	-	0	-	ns	

<sup>-</sup> 外部負荷容量 CL= 30pF 時。








### 12.4.11 ベースタイマ入力タイミング

### タイマ入力タイミング

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 


福口	記号端子名		友从	規构	各値	単位	# #
項目	記写	<b>场</b>	条件	最小	最大	甲型	備考
入力パルス幅	ttiwh, ttiwl	TIOAn/TIOBn (ECK、TIN として使用する時)	-	2tcycp	-	ns	



# トリガ入力タイミング

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

	<b>€</b> 7 B	端子名		規本	各値	334 TT	## <del>**</del>
項目記号		端子名		最小	最大	単位	備考
入力パルス幅	ttrgh, ttrgl	TIOAn/TIOBn (TGIN として使用する時)	-	2tcycp	1	ns	



# <注意事項>

- tcycp は APB バスクロックサイクル時間です。ベースタイマが接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。



### 12.4.12 CSIO (SPI) タイミング


### 同期シリアル (SPI = 0、SCINV = 0)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

** D		141 -> A	Arr IIIL	Vcc <	4.5V	V <sub>CC</sub> ≥ 4	4.5V	224 LT
項目	記号	端子名	条件	最小	最大	最小	最大	単位
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロックサイクル時間	tscyc	SCKx	内部シフト - クロック動作	4t <sub>CYCP</sub>	-	4t <sub>CYCP</sub>	-	ns
SCK↓→SOT 遅延時間	tslovi	SCKx, SOTx		-30	+30	-20	+20	ns
SIN→SCK↑ セットアップ時間	tıvsнı	SCKx, SINx		50	-	30	-	ns
SCK↑→SIN ホールド時間	tshixi	SCKx, SINx		0	-	0	-	ns
シリアルクロック L パルス幅	t <sub>SLSH</sub>	SCKx		2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック Η パルス幅	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK↓→SOT 遅延時間	tslove	SCKx, SOTx		-	50	-	30	ns
SIN→SCK↑ セットアップ時間	tivshe	SCKx, SINx	外部シフト クロック 動作	10	-	10	-	ns
SCK↑→SIN ホールド時間	tsHIXE	SCKx, SINx	<b>划</b> 作 —	20	-	20	-	ns
SCK 立ち下がり時間	t <sub>F</sub>	SCKx		-	5	-	5	ns
SCK 立ち上がり時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- tcycp は APB バスクロックのサイクル時間です。マルチファンクションシリアルが接続されている APB バス番号については本データシートの 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- 本規格は同ポートリロケーションポート番号のみの保証です。例えば、 $SCLKx_0 \ge SOTx_1$  の組み合わせは保証外です。
- 外部負荷容量 CL = 30pF 時。










# 同期シリアル(SPI = 0、SCINV = 1)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

45 D		141 - 22	Ar III.	Vcc <	4.5V	Vcc≥	4.5V	単位
項目	記 <del>号</del>	端子名	<b>条件</b>	最小	最大	最小	最大	単位
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	-	4tcycp	-	ns
SCK↑→SOT 遅延時間	t <sub>SHOVI</sub>	SCKx, SOTx	th #I2. Th	-30	+30	-20	+20	ns
SIN→SCK↓セットアップ時間	t <sub>IVSLI</sub>	SCKx, SINx	内部シフト クロック動作	50	-	30	-	ns
SCK↓→SIN ホールド時間	t <sub>SLIXI</sub>	SCKx、 SINx		0	-	0	-	ns
シリアルクロック L パルス幅	tslsh	SCKx		2tcycp - 10	-	2tcycp - 10	-	ns
シリアルクロック H パルス幅	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK↑→SOT 遅延時間	tshove	SCKx, SOTx		-	50	-	30	ns
SIN→SCK↓セットアップ時間	tivsle	SCKx、 SINx	外部シフト クロック動作	10	-	10	-	ns
SCK↓→SIN ホールド時間	t <sub>SLIXE</sub>	SCKx、 SINx		20	-	20	-	ns
SCK 立ち下がり時間	t <sub>F</sub>	SCKx		-	5	-	5	ns
SCK 立ち上がり時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- t<sub>CYCP</sub> は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続する APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラム*をご*参照ください。
- 本規格は同ポートリロケーションポート番号のみの保証です。例えば、SCLKx\_0 と SOTx\_1 の組み合わせは保証外で す。
- 外部負荷容量 C<sub>L</sub> = 30pF 時。










# 同期シリアル (SPI = 1、SCINV = 0)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

-ED		141 -> A	Arr IsL	Vcc <	4.5V	Vcc≥	4.5V	│ <b>│</b> 単位
項目	記号	端子名	条件	最小	最大	最小	最大	<b>単位</b>
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	-	4tcycp	1	ns
SCK↑→SOT 遅延時間	t <sub>SHOVI</sub>	SCKx, SOTx	_	-30	+30	-20	+20	ns
SIN→SCK↓ セットアップ時間	t <sub>IVSLI</sub>	SCKx, SINx	内部シフト クロック動作	50	-	30	•	ns
SCK↓→SIN ホールド時間	t <sub>SLIXI</sub>	SCKx、 SINx	クロック動作 <u></u>	0	-	0	1	ns
SOT→SCK↓遅延時間	tsovli	SCKx, SOTx		2tcycp - 30	-	2t <sub>CYCP</sub> - 30	1	ns
シリアルクロック L パルス幅	tslsн	SCKx		2tcycp - 10	-	2tcycp - 10	-	ns
シリアルクロック Η パルス幅	tshsl	SCKx		tcycp + 10	-	tcycp + 10	1	ns
SCK↑→SOT 遅延時間	t <sub>SHOVE</sub>	SCKx, SOTx		-	50	-	30	ns
SIN→SCK↓ セットアップ時間	tivsle	SCKx、 SINx	外部シフト クロック動作	10	-	10	1	ns
SCK↓→SIN ホールド時間	tslixe	SCKx、 SINx		20	-	20	ı	ns
SCK 立ち下がり時間	t⊧	SCKx		-	5	-	5	ns
SCK 立ち上がり時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- tcycp は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- 本規格は同ポートリロケーションポート番号のみの保証です。例えば、SCLKx\_0 と SOTx\_1 の組み合わせは保証外です。
- 外部負荷容量 CL= 30pF 時。










# 同期シリアル(SPI = 1、SCINV = 1)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

40		141 -> A2	Ar III.	Vcc <	4.5V	Vcc≥	4.5V	単位
項目	記号	端子名	条件	最小	最大	最小	最大	単位
ボーレート	-	-	-	-	8	-	8	Mbps
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	1	4tcycp	-	ns
SCK↓→SOT 遅延時間	tslovi	SCKx, SOTx	- 内部シフト クロック動作 -	-30	+30	-20	+20	ns
SIN→SCK↑セットアップ時間	tıvsнı	SCKx, SINx		50	-	30	-	ns
SCK↑→SIN ホールド時間	tsнıxı	SCKx, SINx		0	-	0	-	ns
SOT→SCK↑遅延時間	tsovні	SCKx, SOTx		2tcycp - 30	-	2tcycp - 30	-	ns
シリアルクロック L パルス幅	t <sub>SLSH</sub>	SCKx		2t <sub>CYCP</sub> - 10	ı	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック Η パルス幅	tshsl	SCKx		tcycp + 10	1	tcycp + 10	-	ns
SCK↓→SOT 遅延時間	tslove	SCKx, SOTx		-	50	-	30	ns
SIN→SCK↑セットアップ時間	tivshe	SCKx, SINx	外部シフト クロック動作 	10	-	10	-	ns
SCK↑→SIN ホールド時間	tshixe	SCKx、 SINx		20	-	20	-	ns
SCK 立ち下がり時間	t <sub>F</sub>	SCKx		-	5	-	5	ns
SCK 立ち上がり時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- tcycp は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- 本規格は同ポートリロケーションポート番号のみの保証です。例えば、SCLKx\_0 と SOTx\_1 の組み合わせは保証外です。
- 外部負荷容量 C<sub>L</sub> = 30pF 時。









### 同期シリアル チップ セレクト使用時 (SCINV = 0、CSLVL = 1)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	記号	条件	Vcc <	4.5V	Vcc≥	4.5V	単位
- 現日 -	配子	***	最小	最大	最小	最大	単位
SCS↓→SCK↓セットアップ時間	t <sub>CSSI</sub>		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↑ホールド時間	t <sub>CSHI</sub>	内部シフト クロック動作	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	t <sub>CSDI</sub>	1 グロック到TF	(*3)-50 +5tcycp	(*3)+50 +5tcycp	(*3)-50 +5tcycp	(*3)+50 +5tcycp	ns
SCS↓→SCK↓セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 30	-	3t <sub>CYCP</sub> + 30	-	ns
SCK↑→SCS↑ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp + 30	-	3tcycp + 30	-	ns
SCS↓→SOT 遅延時間	tose		-	40	-	40	ns
SCS↑→SOT 遅延時間	tdee		0	-	0	-	ns


(\*1): CSSU ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]

(\*3): CSDS ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

- tcycp は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号については S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- CSSU、CSHD、CSDS、シリアル チップセレクトタイミング動作クロックについては、「FM4 Family Peripheral Manual Main part」 (002-04856) をご参照ください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時。









### 同期シリアル チップ セレクト使用時 (SCINV = 1、CSLVL = 1)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	<b>*</b> 2 P	条件	Vcc <	4.5V	Vcc≥	単位	
	記 <del>号</del>	米竹	最小	最大	最小	最大	甲世
SCS↓→SCK↓セットアップ時間	t <sub>CSSI</sub>		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↑ホールド時間	t <sub>CSHI</sub>	内部シフト クロック動作	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	t <sub>CSDI</sub>	クロック動作・	(*3)-50 +5tcycp	(*3)+50 +5t <sub>CYCP</sub>	(*3)-50 +5tcycp	(*3)+50 +5tcycp	ns
SCS↓→SCK↓セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 30	-	3t <sub>CYCP</sub> + 30	-	ns
SCK↑→SCS↑ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp + 30	-	3tcycp + 30	-	ns
SCS↓→SOT 遅延時間	tose	, ~ , , <sub>30</sub> 11	-	40	-	40	ns
SCS↑→SOT 遅延時間	tdee		0	-	0	-	ns


(\*1): CSSU ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

(\*3): CSDS ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

- tcycp は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号については S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- CSSU、CSHD、CSDS、シリアル チップセレクトタイミングの動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 CL = 30pF 時。









### 同期シリアルチップセレクト使用時 (SCINV = 0、CSLVL = 0)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目		条件	Vcc <	4.5V	Vcc≥	単位	
	記 <del>号</del>	采竹	最小	最大	最小	最大	甲亚
SCS↑→SCK↓セットアップ時間	tcssı		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↑→SCS↓ホールド時間	tсsні	内部シフト	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	tcsdi	クロック動作	(*3)-50 +5t <sub>CYCP</sub>	(*3)+50 +5t <sub>CYCP</sub>	(*3)-50 +5t <sub>CYCP</sub>	(*3)+50 +5t <sub>CYCP</sub>	ns
SCS↑→SCK↓セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 30	1	3t <sub>CYCP</sub> + 30	1	ns
SCK↑→SCS↓ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp + 30	-	3tcycp + 30	-	ns
SCS↑→SOT 遅延時間	t <sub>DSE</sub>	2 1 2 2 2 2 2 1 1	-	40	-	40	ns
SCS↓→SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns


(\*1): CSSU ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

(\*3): CSDS ビット値xシリアルチップセレクトタイミングの動作クロック周期 [ns]

- tcycp は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- CSSU、CSHD、CSDS、シリアル チップセレクトタイミング動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 CL = 30pF 時。









### 同期シリアルチップセレクト使用時 (SCINV = 1、CSLVL = 0)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	en 0	友从	Vcc <	: 4.5V	Vcc≥	出什	
	記号	条件	最小	最大	最小	最大	単位
SCS↑→SCK↑セットアップ時間	tcssı		(*1)-50	(*1)+0	(*1)-50	(*1)+0	ns
SCK↓→SCS↓ホールド時間	tсsні	内部シフト クロック	(*2)+0	(*2)+50	(*2)+0	(*2)+50	ns
SCS ディセレクト時間	tcsdi	動作	(*3)-50 +5t <sub>CYCP</sub>	(*3)+50 +5t <sub>CYCP</sub>	(*3)-50 +5t <sub>CYCP</sub>	(*3)+50 +5t <sub>CYCP</sub>	ns
SCS↑→SCK↑セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 30	-	3t <sub>CYCP</sub> + 30	-	ns
SCK↓→SCS↓ホールド時間	tcshe	外部シフト	0	-	0	-	ns
SCS ディセレクト時間	tcsde	クロック	3tcycp + 30	-	3tcycp + 30	-	ns
SCS↑→SOT 遅延時間	t <sub>DSE</sub>	動作	-	40	-	40	ns
SCS↓→SOT 遅延時間	tDEE		0	-	0	-	ns


(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

(\*3): CSDS ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

- t<sub>CYCP</sub> は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- CSSU、CSHD、CSDS、シリアル チップセレクトタイミングの動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時。










### 高速同期シリアル (SPI = 0、SCINV = 0)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

45 D		141 -> A1	Ar IIL	V <sub>CC</sub> < 4.5V		V <sub>CC</sub> ≥ 4.5V		単位
項目	記 <del>号</del>	端子名	条件	最小	最大	最小	最大	単位
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	-	4tcycp	-	ns
SCK↓→SOT 遅延時間	tslovi	SCKx, SOTx		-10	+10	-10	+10	ns
SIN→SCK↑セットアップ時間	tıvsнı	SCKx,	内部シフト クロック動作	14	_	12.5	-	ns
SIN→SUK ゼットアック時间	UVSHI	SINx		12.5*	_	12.0		113
SCK↑→SIN ホールド時間	tsнıxı	SCKx, SINx		5	-	5	-	ns
シリアルクロック L パルス幅	tslsh	SCKx		2tcycp - 5	-	2tcycp - 5	-	ns
シリアルクロック Η パルス幅	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	1	t <sub>CYCP</sub> + 10	1	ns
SCK↓→SOT 遅延時間	tslove	SCKx, SOTx		-	15	-	15	ns
SIN→SCK↑セットアップ時間	tivshe	SCKx, SINx	外部シフト クロック動作	5	-	5	-	ns
SCK↑→SIN ホールド時間	tshixe	SCKx, SINx		5	-	5	-	ns
SCK 立下り時間	t <sub>F</sub>	SCKx		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- t<sub>CYCP</sub> は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラム*をご*参照ください。
- 本規格は以下の端子のみの保証です: チップセレクトなし: SIN4\_0、SOT4\_0、SCK4\_0 チップセレクトあり: SIN6\_0、SOT6\_0、SCK6\_0、SCS60\_0、SCS61\_0、SCS62\_0、SCS63\_0
- 外部負荷容量 C<sub>L</sub>=30pF 時 (\*/は C<sub>L</sub>=10pF の時)。










### 高速同期シリアル (SPI = 0、SCINV = 1)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

45 D		141 -> 22	Ar III.	<b>V</b> cc <b>&lt;</b>	4.5V	V <sub>CC</sub> ≥ 4.5V		単位
項目	記 <del>号</del>	端子名	条件	最小	最大	最小	最大	単位
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	-	4tcycp	-	ns
SCK↑→SOT 遅延時間	t <sub>SHOVI</sub>	SCKx, SOTx		-10	+10	-10	+10	ns
SIN→SCK↓セットアップ時間	tıvslı	内部シフト SCKx、 クロック動作	14		12.5		ns	
1011年   101	uvsti	SINx		12.5*	-	12.5		115
SCK↓→SIN ホールド時間	tslixi	SCKx, SINx		5	-	5	-	ns
シリアルクロック L パルス幅	t <sub>SLSH</sub>	SCKx		2t <sub>CYCP</sub> - 5	-	2t <sub>CYCP</sub> - 5	-	ns
シリアルクロック Η パルス幅	tshsl	SCKx		tcycp + 10	ı	tcycp + 10	ı	ns
SCK↑→SOT 遅延時間	tshove	SCKx, SOTx		-	15	-	15	ns
SIN→SCK↓セットアップ時間	tivsle	SCKx、 SINx	外部シフト クロック動作	5	,	5	1	ns
SCK↓→SIN ホールド時間	tslixe	SCKx, SINx		5	-	5	-	ns
SCK 立下り時間	t <sub>F</sub>	SCKx		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- t<sub>CYCP</sub> は APB バスクロックサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラム*をご*参照ください。
- 本規格は以下の端子のみの保証です: チップセレクトなし: SIN4\_0、SOT4\_0、SCK4\_0 チップセレクトあり: SIN6\_0、SOT6\_0、SCK6\_0、SCS60\_0、SCS61\_0、SCS62\_0、SCS63\_0
- 外部負荷容量 C<sub>L</sub> = 30pF 時 (\*は C<sub>L</sub> が 10pF の時)。










#### 高速同期シリアル (SPI = 1、SCINV = 0)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

-45.0		141 -> A	Ar III.	V <sub>CC</sub> <	4.5V	V <sub>CC</sub> ≥ 4.5V		単位
項目	記 <del>号</del>	端子名	条件	最小	最大	最小	最大	単位
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	-	4tcycp	-	ns
SCK↑→SOT 遅延時間	t <sub>SHOVI</sub>	SCKx, SOTx		-10	+10	-10	+10	ns
		SCKx.	<b>.</b>	14		10.5		
SIN→SCK↓セットアップ時間	tıvslı	SINx	内部シフト クロック動作	12.5*	-	12.5	-	ns
SCK↓→SIN ホールド時間	tslixi	SCKx, SINx		5	-	5	-	ns
SOT→SCK↓遅延時間	tsovli	SCKx, SOTx		2tcycp - 10	-	2tcycp - 10	-	ns
シリアルクロック L パルス幅	<b>t</b> slsh	SCKx		2tcycp - 5	-	2tcycp - 5	-	ns
シリアルクロック Η パルス幅	t <sub>SHSL</sub>	SCKx		t <sub>CYCP</sub> + 10	-	t <sub>CYCP</sub> + 10	-	ns
SCK↑→SOT 遅延時間	tshove	SCKx, SOTx		-	15	-	15	ns
SIN→SCK↓セットアップ時間	tivsle	SCKx, SINx	外部シフト クロック動作	5	-	5	-	ns
SCK↓→SIN ホールド時間	t <sub>SLIXE</sub>	SCKx, SINx		5	-	5	-	ns
SCK 立下り時間	t⊧	SCKx		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK *同期モード時の規格です。*
- tcycp は APB バスクロックのサイクル時間です。 マルチファンクションシリアルに接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- 本規格は以下の端子のみの保証です: チップセレクトなし: SIN4\_0、SOT4\_0、SCK4\_0 チップセレクトあり: SIN6\_0、SOT6\_0、SCK6\_0、SCS60\_0、SCS61\_0、SCS62\_0、SCS63\_0
- 外部負荷容量 CL=30pF 時 (\*は CLが 10pF の時)。










#### 高速同期シリアル (SPI = 1、SCINV = 1)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

-E-D		141 - 2 A	Ar III.	V <sub>CC</sub> <	4.5V	V <sub>CC</sub> ≥ 4.5V		単位
項目	記 <del>号</del>	端子名	条件	最小	最大	最小	最大	単位
シリアルクロックサイクル時間	tscyc	SCKx		4tcycp	-	4tcycp	-	ns
SCK↓→SOT 遅延時間	t <sub>SLOVI</sub>	SCKx, SOTx		-10	+10	-10	+10	ns
CINI COVA Hout マップ吐用		SCKx,	<b></b>	14		40.5		
SIN→SCK↑セットアップ時間	tıvshı	SINx	内部シフト — クロック動作	12.5*	-	12.5	-	ns
SCK↑→SIN ホールド時間	t <sub>SHIXI</sub>	SCKx, SINx		5	-	5	-	ns
SOT→SCK↑遅延時間	t <sub>SOVHI</sub>	SCKx, SOTx		2t <sub>CYCP</sub> - 10	-	2t <sub>CYCP</sub> - 10	-	ns
シリアルクロック L パルス幅	tslsh	SCKx		2tcycp - 5	-	2tcycp - 5	-	ns
シリアルクロック Η パルス幅	tshsl	SCKx		tcycp + 10	-	tcycp + 10	-	ns
SCK↓→SOT 遅延時間	t <sub>SLOVE</sub>	SCKx, SOTx		-	15	-	15	ns
SIN→SCK↑セットアップ時間	t <sub>IVSHE</sub>	SCKx, SINx	外部シフト クロック動作	5	-	5	-	ns
SCK↑→SIN ホールド時間	tshixe	SCKx, SINx		5	-	5	-	ns
SCK 立下り時間	t⊧	SCKx		-	5	-	5	ns
SCK 立上り時間	t <sub>R</sub>	SCKx		-	5	-	5	ns

- CLK 同期モード時の規格です。
- tcycp は APB バスクロックのサイクル時間です。マルチファンクションシリアルに接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- 本規格は以下の端子のみの保証です: チップセレクトなし: SIN4\_0、SOT4\_0、SCK4\_0 チップセレクトあり: SIN6\_0、SOT6\_0、SCK6\_0、SCS60\_0、SCS61\_0、SCS62\_0、SCS63\_0
- 外部負荷容量 C<sub>L</sub> = 30pF 時 (\*は C<sub>L</sub> が 10pF の時)。









## 高速同期シリアルチップセレクト使用時 (SCINV = 0、CSLVL = 1)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	#3 F3	冬卅	V <sub>CC</sub> <	: 4.5V	V <sub>CC</sub> ≥	単位	
	記号	条件	最小	最大	最小	最大	甲型
SCS↓→SCK↓セットアップ時間	t <sub>CSSI</sub>		(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK↑→SCS↑ホールド時間	t <sub>CSHI</sub>	内部シフト	(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	t <sub>CSDI</sub>	クロック動作	(*3)-20 +5tcycp	(*3)+20 +5t <sub>CYCP</sub>	(*3)-20 +5tcycp	(*3)+20 +5tcycp	ns
SCS↓→SCK↓セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 15	-	3t <sub>CYCP</sub> + 15	-	ns
SCK↑→SCS↑ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp + 15	-	3tcycp + 15	-	ns
SCS↓→SOT 遅延時間	tose	, ~ , , <sub>20</sub> 1F	-	25	-	25	ns
SCS↑→SOT 遅延時間	tdee		0	-	0	-	ns


(\*1): CSSU ビット値xシリアルチップ選択タイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップ選択タイミング動作クロック周期 [ns]

(\*3): CSDS ビット値xシリアルチップ選択タイミング動作クロック周期 [ns]

- tcycp は APB バスクロックのサイクル時間です。マルチファンクションシリアルが接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- CSSU、CSHD、CSDS、シリアルチップセレクトタイミング動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 CL = 30pF 時。









### 高速同期シリアルチップセレクト使用時 (SCINV = 1、CSLVL = 1)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	<b>20</b> R	条件	<b>V</b> cc <b>&lt;</b>	4.5V	Vcc≥	単位	
	記号	采竹	最小	最大	最小	最大	甲亚
SCS↓→SCK↓セットアップ時間	t <sub>CSSI</sub>		(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK↑→SCS↑ホールド時間	tcsнı	内部シフト	(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	t <sub>CSDI</sub>	クロック動作	(*3)-20 +5tcycp	(*3)+20 +5tcycp	(*3)-20 +5tcycp	(*3)+20 +5tcycp	ns
SCS↓→SCK↑セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> +15	-	3t <sub>CYCP</sub> + 15	-	ns
SCK↑→SCS↑ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp + 15	-	3tcycp+15	-	ns
SCS↓→SOT 遅延時間	tose	, , , sili	-	25	-	25	ns
SCS↑→SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns


(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

(\*3): CSDS ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]

- t<sub>CYCP</sub> は APB バスクロックのサイクル時間です。マルチファンクションシリアルが接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- CSSU、CSHD、CSDS、シリアルチップセレクトタイミングの動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 CL = 30pF 時。









### 高速同期シリアルチップセレクト使用時 (SCINV = 0、CSLVL = 0)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

	記号	条件	Vcc <	4.5V	V <sub>cc</sub> ≥	4.5V	単位
項目	配石		最小	最大	最小	最大	甲世
SCS↑→SCK↓セットアップ時間	tcssı	内部シフト クロック動作 -	(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK↑→SCS↓ ホールド時間	tсsні		(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	tcsdi		(*3)-20 +5t <sub>CYCP</sub>	(*3)+20 +5t <sub>CYCP</sub>	(*3)-20 +5t <sub>CYCP</sub>	(*3)+20 +5t <sub>CYCP</sub>	ns
SCS↑→SCK↓セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 15	-	3t <sub>CYCP</sub> + 15	-	ns
SCK↑→SCS↓ ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp + 15	-	3tcycp + 15	-	ns
SCS↑→SOT 遅延時間	t <sub>DSE</sub>	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	-	25	-	25	ns
SCS↓→SOT 遅延時間	t <sub>DEE</sub>		0	-	0	-	ns

(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]


(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]

### <注意事項>

- t<sub>CYCP</sub> は APB バスクロックのサイクル時間です。マルチファンクションシリアルが接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラム*をご*参照ください。
- CSSU、CSHD、CSDS、シリアルチップセレクトタイミングの動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 C<sub>L</sub> = 30pF 時。









## 高速同期シリアルチップセレクト使用時 (SCINV = 1、CSLVL = 0)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

<b>在</b> 日	記号	条件	Vcc <	4.5V	Vcc≥	単位	
項目			最小	最大	最小	最大	甲位
SCS↓→SCK↓セットアップ時間	tcssı	- 内部シフト クロック動作 -	(*1)-20	(*1)+0	(*1)-20	(*1)+0	ns
SCK↑→SCS↓ ホールド時間	tсsні		(*2)+0	(*2)+20	(*2)+0	(*2)+20	ns
SCS ディセレクト時間	tcsdi		(*3)-20 +5t <sub>CYCP</sub>	(*3)+20 +5t <sub>CYCP</sub>	(*3)-20 +5t <sub>CYCP</sub>	(*3)+20 +5t <sub>CYCP</sub>	ns
SCS↑→SCK↑セットアップ時間	t <sub>CSSE</sub>		3t <sub>CYCP</sub> + 15	-	3t <sub>CYCP</sub> + 15	-	ns
SCK↓→SCS↓ホールド時間	tcshe		0	-	0	-	ns
SCS ディセレクト時間	tcsde	外部シフト クロック動作	3tcycp+15	-	3tcycp+15	-	ns
SCS↑→SOT 遅延時間	t <sub>DSE</sub>	7 7 7 7 7 7 1 1	-	40	-	40	ns
SCS↓→SOT 遅延時間	tdee		0	-	0	-	ns

(\*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]


(\*2): CSHD ビット値xシリアルチップセレクトタイミング動作クロック周期 [ns]


(\*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期 [ns]

### <注意事項>

- t<sub>CYCP</sub> は APB バスクロックのサイクル時間です。マルチファンクションシリアルが接続されている APB バス番号について は 1.S6E2G シリーズ ブロックダイヤグラム*をご*参照ください。
- CSSU、CSHD、CSDS、シリアルチップセレクトタイミングの動作クロックについては、「FM4 Family Peripheral Manual Main part」(002-04856) をご参照ください。
- 外部負荷容量 CL = 30pF 時。










# 外部クロック (EXT = 1): 非同期モードのみ

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	記号	条件	規构	 各値	出什	## <b>*</b>
			最小	最大	単位	備考
シリアルクロック L パルス幅	t <sub>SLSH</sub>		t <sub>CYCP</sub> + 10	-	ns	
シリアルクロック Η パルス幅	t <sub>SHSL</sub>	0 00 5	t <sub>CYCP</sub> + 10	-	ns	
SCK 立下り時間	t⊧	$C_L = 30pF$	-	5	ns	
SCK 立上り時間	t <sub>R</sub>		-	5	ns	






### 12.4.13 外部入力タイミング

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

	#1 B	記号   端子名	冬川	規格値	規格値		備考			
項目	記 <del>号</del>	<b>场</b> 一	条件	最小	最大	単位	1順考			
		ADTGx					A/D コンバータトリガ入力			
					FRCKx	-	2tcycp*1	-	ns	フリーランタイマ入力クロック
		ICxx					インプットキャプチャ			
入力パルス幅	tinh, tinl	DTTIxX	1	2t <sub>CYCP</sub> *1	-	ns	波形ジェネレータ			
		INT00~INT31	-	2tcycp + 100*1	1	ns	・ 外部割込み、NMI			
		NMIX		500*2	1	ns	7ドロP部12Cの、INIVII			
		WKUPx	,	500 <sup>*3</sup>		ns	ディープスタンバイウェイクアップ			

- \*1: tcycp は APB バスクロックのサイクル時間です (ストップモード、タイマモード時を除く)。 A/D コンバータ,多機能タイマ,外部割込みが接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
- \*2: ストップモードとタイマモード時
- \*3: ディープスタンバイ RTC モードとディープスタンバイストップ モード時






### 12.4.14 クアッドカウンタタイミング


 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = 0V)$ 

-7.5		An Iti	規格	·····································	w 11
項目	記 <del>号</del>	<b>条件</b>	最小	最大	単位
AIN 端子 H 幅	t <sub>AHL</sub>	-			
AIN 端子 L 幅	t <sub>ALL</sub>	-			
BIN 端子 H 幅	t <sub>BHL</sub>	-			
BIN 端子 L 幅	t <sub>BLL</sub>	-			
AIN 端子 H レベルからの BIN 立上り までの時間	t <sub>AUBU</sub>	PC_Mode2 または PC_Mode3			
BIN 端子 H レベルから AIN 立下り までの時間	t <sub>BUAD</sub>	PC_Mode2 または PC_Mode3			
AIN 端子 L レベルから BIN 立下り までの時間	t <sub>ADBD</sub>	PC_Mode2 または PC_Mode3			
BIN 端子 L レベルから AIN 立上り までの時間	t <sub>BDAU</sub>	PC_Mode2 または PC_Mode3			
BIN 端子 H レベルから AIN 立上り までの時間	t <sub>BUAU</sub>	PC_Mode2 または PC_Mode3	2tcycp*	-	ns
AIN 端子 H レベルから BIN 立下り までの時間	taubd	PC_Mode2 または PC_Mode3			
BIN 端子 L レベルから AIN 立下り までの時間	t <sub>BDAD</sub>	PC_Mode2 または PC_Mode3			
AIN 端子 L レベルから BIN 立上り までの時間	t <sub>ADBU</sub>	PC_Mode2 または PC_Mode3			
ZIN 端子 H 幅	t <sub>ZHL</sub>	QCR: CGSC = 0			
ZIN 端子 L 幅	tzll	QCR: CGSC = 0			
確定した ZIN レベルから AIN/BIN 立下りと立上りまでの時間	<b>t</b> zabe	QCR: CGSC = 1			
AIN/BIN 立下り立上りから確定した ZIN レベルまでの時間	tabez	QCR: CGSC = 1			


<sup>\*:</sup> tcycp は APB バスクロックのサイクル時間です (ストップモード、タイマモード時を除く)。クアッドカウンタが接続されている APB バス番号については、1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
















## 12.4.15 I2C タイミング

### Standard-mode, Fast-mode

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

		Ar IIL	Standar	d-mode	Fast-r	node	334 KL	## ##
項目	記 <del>号</del>	条件	最小	最大	最小	最大	単位	備考
SCL クロック周波数	f <sub>SCL</sub>		0	100	0	400	kHz	
(反復)「スタート」条件ホールド 時間 SDA↓→ SCL↓	<b>t</b> hdsta		4.0	1	0.6	1	μs	
SCL クロック L 幅	t <sub>LOW</sub>		4.7	-	1.3		μs	
SCL クロック H 幅	tніgн	$C_L = 30pF$ , $R = (Vp/I_{OL})^{*1}$	4.0	-	0.6	ı	μs	
(反復)「スタート」条件セットアップ 時間 SCL↑→ SDA↓	<b>t</b> susta		4.7	-	0.6	-	μs	
データホールド時間 SCL ↓ → SDA ↓ ↑	thddat	IX = (VP/IOL)	0	3.45 <sup>*2</sup>	0	0.9*3	μs	
データセットアップ時間 SDA ↓ ↑ → SCL ↑	tsudat		250	-	100	1	ns	
「ストップ」条件セットアップ時間 SCL↑→ SDA↑	tsusто		4.0	1	0.6	1	μs	
「ストップ」条件と「スタート」条件 との間のバスフリー時間	t <sub>BUF</sub>		4.7	1	1.3	1	μs	
		2MHz ≤ t <sub>CYCP</sub> < 40MHz	2 tcycp*4	-	2 tcycp*4	-	ns	
		40MHz ≤ t <sub>CYCP</sub> < 60MHz	4 t <sub>CYCP</sub> *4	-	4 t <sub>CYCP</sub> *4	-	ns	*-
ノイズ フィルタ	t <sub>SP</sub>	60MHz ≤ t <sub>CYCP</sub> < 80MHz	6 t <sub>CYCP</sub> *4	-	6 t <sub>CYCP</sub> *4	-	ns	*5
		80MHz ≤ t <sub>CYCP</sub> ≤ 100MHz	8 t <sub>CYCP</sub> *4	-	8 t <sub>CYCP</sub> *4	-	ns	

<sup>\*1:</sup> R、C<sub>L</sub> は SCL、SDA ラインのプルアップ抵抗および負荷静電容量です。 $V_P$  はプルアップ抵抗の電源電圧を示し、 $I_{OL}$  は  $V_{OL}$  保証電流を示します。

- \*2: 最大 thddat は少なくともデバイスの SCL 信号の L 区間 (tLow) を延長していないということを満たしていなければなりません。
- \*3: Fast-mode I<sup>2</sup>C バスデバイスは、Standard-mode I<sup>2</sup>C バスシステムに使用できますが、要求される条件「t<sub>SUDAT</sub> ≥ 250ns」を 満足しなければなりません。
- \*4: toyor は APB バスクロックのサイクル時間です。I<sup>2</sup>C が接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。
  - Standard-mode 使用時は、周辺バスクロックを 2MHz 以上設定してください。
  - Fast-mode 使用時は、周辺バスクロックを8MHz 以上設定してください。
- \*5: ノイズフィルタ時間はレジスタの設定により切り替えることができます。APB バスクロック周波数に応じてノイズフィルタ段数の変更をしてください。




### Fast-modeplus (Fm+)

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

<b>45</b> D		Ar Ist.	Fast-modep	lus (Fm+)*6	334 A.L.	/## =##.
項目	記 <del>号</del>	条件	最小	最大	単位	備考
SCL クロック周波数	f <sub>SCL</sub>		0	1000	kHz	
(反復)「スタート」条件ホールド時間 SDA↓→ SCL↓	thdsta		0.26	-	μs	
SCL クロック L 幅	$t_{LOW}$		0.5	-	μs	
SCL クロック H 幅	t <sub>HIGH</sub>		0.26	-	μs	
(反復)「スタート」条件セットアップ時間 SCL↑→ SDA↓	tsusta	C <sub>L</sub> = 30pF,	0.26	-	μs	
データホールド時間 SCL↓ → SDA↓↑	thddat	$R = (Vp/I_{OL})^{*1}$	0	0.45*2、*3	μs	
データセットアップ時間 SDA↓↑→ SCL↑	tsudat		50	-	ns	
「ストップ」条件セットアップ時間 SCL↑→ SDA↑	tsusто		0.26	-	μs	
「ストップ」条件と「スタート」条件との間のバスフリー時間	t <sub>BUF</sub>		0.5	-	μs	
ノイズフィルタ		60MHz ≤ t <sub>CYCP</sub> < 80MHz	6 tcycp*4	-	ns	+=
	tsp	80MHz ≤ t <sub>CYCP</sub> ≤100MHz	8 tcycp*4	-	ns	*5

- \*1: R、C<sub>L</sub> は SCL、SDA ラインのプルアップ抵抗、負荷静電容量です。 $V_p$  はプルアップ抵抗の電源電圧、 $I_{OL}$  は  $V_{OL}$  保証電流を示します。
- \*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の L 区間 (tLOW) を延長していないということを満たしていなければなりません。
- \*3: Fast-mode I<sup>2</sup>C バスデバイスは、Standard-mode I<sup>2</sup>C バスシステムに使用できますが、要求される条件「t<sub>SUDAT</sub> ≥ 250ns」を満足しなければなりません。
- \*4: teycp は APB バスクロックのサイクル時間です。I<sup>2</sup>C が接続されている APB バス番号については 1.S6E2G シリーズ ブロックダイヤグラムをご参照ください。 Fast-mode plus (Fm+) 使用時は、周辺バス クロックを 64MHz 以上設定してください。
- \*5: ノイズフィルタ時間はレジスタの設定により切り替えることがきます。 APB バスクロック周波数に応じてノイズフィルタ段数の変更をしてください。
- \*6: Fast-mode plus (Fm+) 使用時は、I/O 端子を EPFR レジスタにて I<sup>2</sup>C Fm+に対応したモードに設定してください。詳細は、「FM4 Family Peripheral Manual Main Part (002-04856)」の第 12 章「I/O ポート」をご参照ください。





### 12.4.16 SD カードインタフェースタイミング

### **Default-Speed Mode**

■ クロック CLK (規格は VIH、VIL レベルでの値となります)

 $(V_{CC} = 2.7V \sim 3.6V, V_{SS} = 0V)$ 

	記号 端子		AT IIL	規格	備考	
項目		端子名	条件	最小	最大	1佣-5
クロック周波数データ転送モード	f <sub>PP</sub>	S_CLK		0	25	MHz
クロック周波数識別モード	f <sub>OD</sub>	S_CLK		0/100	400	kHz
クロック低時間	tw∟	S_CLK	C <sub>CARD</sub> ≤ 10pF	10	-	ns
クロック高時間	t <sub>WH</sub>	S_CLK	(1 カード)	10	-	ns
クロック立上り時間	tтьн	S_CLK		-	10	ns
クロック立下り時間	t <sub>THL</sub>	S_CLK		-	10	ns


<sup>\*:</sup> OHz はクロック停止を示します。継続動作される場合、最小周波数となります。

#### ■ カード入力 CMD、DAT (クロックの項目を参照ください)

項目	記号端子	<b>辿っ</b> か	友业	規模	備考	
		<b>垧</b> 丁石	条件	最小	最大	咿布
入力セットアップ時間	tısu	S_CMD、 S_DATA3: 0	C <sub>CARD</sub> ≤ 10pF	5	-	ns
入力ホールド時間	tıн	S_CMD、 S_DATA3: 0	(1 カード)	5	-	ns

#### ■ カード出力 CMD、DAT (クロックの項目を参照ください)

項目	記号端子	<b>辿った</b>	. E. A. III.	規	# +	
		<b>场</b> 十名	条件	最小	最大	備考
データ転送モード間の出力遅延時間	t <sub>ODLY</sub>	S_CMD、 S_DATA3: 0	C <sub>CARD</sub> ≤ 40pF	0	14	ns
識別モード間の出力遅延時間	todly	S_CMD、 S_DATA3: 0	(1 カード)	0	50	ns





#### <注意事項>

- 本製品はホストであり、Card Input が Host Output に対応し、Card Output は Host Input に対応します。
- クロック周波数 (f<sub>PP</sub>) の詳細は、「FM4 Family Peripheral Manual Main Part (002-04856)」の第 15 章「SD card Interface」 をご参照ください。

### **High-Speed Mode**

■ クロック CLK (規格は V<sub>IH</sub>、V<sub>IL</sub> レベルでの値となります)

 $(V_{CC} = 2.7V \sim 3.6V, V_{SS} = 0V)$ 

項目	記号端子名	44 7 A	AZ IIL	規格	/#± <del>-1+</del>	
<b>7</b> P		<b>场</b> 十名	<b>条件</b>	最小	最大	備考
クロック周波数データ転送モード	f <sub>PP</sub>	S_CLK		0	45	MHz
クロック低時間	t <sub>WL</sub>	S_CLK		7	-	ns
クロック高時間	twн	S_CLK	C <sub>CARD</sub> ≤ 10pF (1 カード)	7	-	ns
クロック立上り時間	t <sub>TLH</sub>	S_CLK	(175 1)	•	3	ns
クロック立下り時間	t⊤⊢∟	S_CLK		-	3	ns

### ■ カード入力 CMD、DAT (クロックの項目を参照ください)


項目	<b>27</b> B	-W-7-25	AT IIL	規格	# *	
	記号	端子名	条件	最小	最大	備考
入力セットアップ時間	tısu	S_CMD、 S_DATA3: 0	C <sub>CARD</sub> ≤ 10pF	6	-	ns
入力ホールド時間	tıн	S_CMD、 S_DATA3: 0	(1 カード)	2	-	ns

### ■ カード出力 CMD、DAT (クロックの項目を参照ください)

16日	= =	ᄴᄀᄼ	友山	規格	·値	##
<b>坝日</b>	項目 記号 端子名		条件	最小	最大	備考
データ転送モード間の出力遅延時間	todly	S_CMD、 S_DATA3: 0	C∟ ≤ 40pF (1 カード)	0	14	ns
出力ホールド時間	tон	S_CMD、 S_DATA3: 0	C∟ ≥ 15pF (1 カード)	2.5	-	ns
配線間のシステム総容量*	$C_L$	-	1 card	-	40	pF

<sup>\*:</sup> 厳しいタイミングを満たすために、Host は一枚のカードのみ動作させるものとします。





### <注意事項>

- 本製品はホストであり、Card Input が Host Output に対応し、Card Output は Host Input に対応します。
- クロック周波数 (fpp) の詳細は、「FM4 Family Peripheral Manual Main Part (002-04856)」の第 15 章「SD card Interface」をご参照ください。

### 12.4.17 ETM/HTM タイミング


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

項目	記号	端子名	条件	規札	各値	単位	備考
	記与	<b>〜 地</b> 丁石	米竹	最小	最大	甲凹	1 用 右
データホールド時間 tetmh	TRACECLK、	V <sub>CC</sub> ≥ 4.5V	2	9	ns		
	TRACED[15:0]	V <sub>CC</sub> < 4.5V	2	15			
	4 /4		V <sub>CC</sub> ≥ 4.5V		50	MHz	
TRACECLK 周波数	1/t <sub>TRACE</sub>		Vcc < 4.5V		32	MHz	
TRACECLK クロック	t	TRACECLK	V <sub>CC</sub> ≥ 4.5V	20	-	ns	
サイクル	<b>t</b> trace		Vcc < 4.5V	31.25	-	ns	

#### <注意事項>

- 外部負荷容量 CL= 30pF 時。








### 12.4.18 JTAG タイミング

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

45.0	÷1 B	- マカ	タ.ル	規札	各値	374 TT	備考
項目	記号	端子名	条件	最小	最大	単位	
TMS、TDI セットアップ時間		TCK,	V <sub>CC</sub> ≥ 4.5V	15		ns	
	t <sub>JTAGS</sub>	TMS、TDI	V <sub>CC</sub> < 4.5V		-		
TMS、TDI ホールド時間		TCK, TMS, TDI	V <sub>CC</sub> ≥ 4.5V				
TMO、TDI 小一ルト時间	tjtagh		V <sub>CC</sub> < 4.5V	15	-	ns	
TD 0 7877 H- 188		TCK,	V <sub>CC</sub> ≥ 4.5V	-	25		
TDO 遅延時間	<b>t</b> jtagd	TDO	Vcc < 4.5V	-	45 ns		

### <注意事項>

- 外部負荷容量 C∟= 30pF 時。






### 12.4.19 Ethernet-MAC タイミング

## RMII 送信 (100Mbps/10Mbps)

 $(ETHV_{CC} = 3.0V \sim 3.6V, 4.5V \sim 5.5V^{*1}, V_{SS} = 0V, C_L = 25pF)$ 

	記号   端子名		Az III.	規札	単位	
項目			条件	最小	最大	甲位
リファレンスクロックサイクルタイム <sup>*2</sup>	trefcyc	E_RXCK_REFCK	標準 20ns	-	-	ns
リファレンスクロック H パルス幅率	t <sub>REFCYCH</sub>	E_RXCK_REFCK	trefcych/trefcyc	35	65	%
リファレンスクロック L パルス幅率	trefcycl	E_RXCK_REFCK	trefcycl/trefcyc	35	65	%
REFCK ↑ → 送信データ 遅延時間	<b>t</b> RMIITX	E_TX03, E_RX02, E_TX01, E_TX00, E_TXEN	-	-	12	ns

- \*1: ETHV = 4.5V~5.5V 動作時は出力電流を抑えるため、出力端子に直列抵抗を接続することを推奨します。
- \*2: RMII 規格でリファレンスクロックは 50MHz に固定されています。クロックの精度は接続する PHY デバイスの規格を満たしてください。






## RMII 受信 (100Mbps/10Mbps)

 $(ETHV_{CC} = 3.0V \sim 3.6V, 4.5V \sim 5.5V, V_{SS} = 0V, C_L = 25pF)$ 

	記号端子名		AZ JIL	規村	単位	
項目	配号	<b>场</b>	条件	最小	最大	甲位
リファレンスクロック サイクルタイム*	trefcyc	E_RXCK_REFCK	標準 20ns	-	-	ns
リファレンスクロック H パルス幅率	trefcych	E_RXCK_REFCK	trefcych/trefcyc	35	65	%
リファレンスクロック L パルス幅率	trefcycl	E_RXCK_REFCK	trefcycl/trefcyc	35	65	%
受信データ → REFCK↑ セットアップ時間	trmiirxs	E_RX03、E_RX02、 E_RX01、E_RX00、 E_RXDV	-	4	-	ns
REFCK ↑ → 受信データ ホールド時間	trmiirxh	E_RX03、E_RX02、 E_RX01、E_RX00、 E_RXDV	-	2	-	ns

\*: RMII 規格でリファレンスクロックは 50MHz に固定されています。 クロックの精度は接続する PHY デバイスの規格を満たしてください。






## マネージメントインタフェース

 $(ETHV_{CC} = 3.0V \sim 3.6V, 4.5V \sim 5.5V, V_{SS} = 0V, C_L = 25pF)$ 

項目	記号	端子名	条件	規构	単位		
項日	配布	地丁石	米竹	最小	最大	平位	
マネージメント用クロック サイクルタイム*	tmdcyc	E_MDC	-	400	-	ns	
マネージメント用クロック H パルス幅率	tмрсусн	E_MDC	tмосусн/tмосус	35	65	%	
マネージメント用管理クロック L パルス幅率	tmdcycl	E_MDC	tmdcycl/tmdcyc	35	65	%	
MDC ↓ → MDIO 遅延時間	t <sub>MDO</sub>	E_MDIO	-	1	60	ns	
MDIO → MDC ↑ セットアップ時間	t <sub>MDIS</sub>	E_MDIO	-	20	-	ns	
MDC ↑ → MDIO ホールド時間	tмын	E_MDIO	-	0	-	ns	

<sup>\*:</sup> Ethernet-MAC のレジスタ設定で、サイクルタイムが規格を満たすように設定してください。






## MII 送信 (100Mbps/10Mbps)

 $(ETHV_{CC} = 3.0V \sim 3.6V, 4.5V \sim 5.5V^{*1}, V_{SS} = 0V, C_L = 25pF)$ 

福日	記号    端子名		<b>发</b> 从	規札	単位	
項目			<b>条件</b>	最小	最大	平位
送信クロック			100Mbps 標準 40ns	-	-	ns
サイクルタイム*2	ttxcyc	E_TCK	100Mbps 標準 400ns	-	-	ns
送信クロック H 高パルス幅率	tтхсүсн	E_TCK	tтхсүсн/tтхсүс	35	65	%
送信クロック L パルス幅率	ttxcycl	E_TCK	ttxcycL/ttxcyc	35	65	%
TXCK ↑ → 送信データ遅延時間	tміітх	E_TX03、E_TX02、 E_TX01、E_TX00、 E_TXEN	-	-	24	ns

- \*1: ETHV = 4.5V~5.5V 動作時は出力電流を抑えるために、出力端子に直列抵抗を接続することを推奨します。
- \*2: MII 規格で送信クロックは 25MHz または 2.5MHz に固定されています。クロックの精度は接続する PHY デバイスの規格を満たしてください。






## MII 受信 (100Mbps/10Mbps)

 $(ETHV_{CC} = 3.0V \sim 3.6V, 4.5V \sim 5.5V, V_{SS} = 0V, C_L = 25pF)$ 

<b>塔</b> 口	記号   端子名		AZ JIL	規	各値	単位
項目			条件	最小	最大	甲亚
受信クロック		E DVOK DEFOK	100Mbps 標準 40ns	1	-	ns
サイクル タイム*	trxcyc	E_RXCK_REFCK	100Mbps 標準 400ns	1	-	ns
受信クロック H パルス幅率	trxcych	E_RXCK_REFCK	trxcych/trxcyc	35	65	%
受信クロック L パルス幅率	trxcycl	E_RXCK_REFCK	trxcycl/trxcyc	35	65	%
受信データ → REFCK ↑セットアップ時間	tmiirxs	E_RX03、E_RX02、 E_RX01、E_RX00、 E_RXDV	-	5	-	ns
REFCK ↑ → 受信データのホールド時間	t <sub>MIIRXH</sub>	E_RX03、E_RX02、 E_RX01、E_RX00、 E_RXDV	-	2	-	ns

<sup>\*:</sup> MII 規格で受信クロックは 100Mbps で 25MHz、10Mbps で 2.5MHz に固定されています。 クロックの精度は接続する PHY デバイスの規格を満たしてください。





### 12.4.20 I2S タイミング (マルチファンクションシリアルインタフェース)


 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

-ED	-n -	<b>₩</b> → <i>b</i>	条件	規格	·····································	334 TT	** +
項目	記 <del>号</del>	端子名		最小	最大	単位	備考
I <sup>2</sup> SCK 最大周波数 (*1)	f <sub>12SCK</sub>	MI2SCKx	-	-	6.144	MHz	
I <sup>2</sup> S クロックサイクル時間 (*1)	ticyc	MI2SCKx	-	4 tcycp2	-	%	
l <sup>2</sup> S クロックデューティ	Δ	MI2SCKx	_	45	55	%	
I <sup>2</sup> SCK↓ → I <sup>2</sup> SWS 遅延時間	t <sub>SWDT</sub>	MI2SCKx、 MI2SWSx	-	-20	+20	ns	
I <sup>2</sup> SCK↓ → I <sup>2</sup> SDO 遅延時間	tsddt	MI2SCKx、 MI2SDOx	-	-20	+20	ns	
I <sup>2</sup> SDI → I <sup>2</sup> SCK ↑セットアップ時間	t <sub>DSST</sub>	MICCOLL MICCOL	-	36	-	ns	
I <sup>2</sup> SCK↑→ I <sup>2</sup> SDIホールド時間	tsdht	MI2SCKx, MI2SDIx	-	0	-	ns	
I <sup>2</sup> SCK 立下り時間	t⊧	MICOCK	-	-	5	ns	
I <sup>2</sup> SCK 立上り時間	t <sub>R</sub>	MI2SCKx	-	-	5	ns	

<sup>\*1:</sup> I<sup>2</sup>S クロックは PCLK (ticyc) を分周して、fi2SCK より低い周波数にする必要があります。

### <注意事項>

- 詳細は、「FM4 Peripheral Manual Communication Macro Part (002-04856)」の第 1-6 章「PS (Inter-IC Sound bus) Interface」をご参照ください。





### 12.5 12 ビット A/D コンバータ

#### A/D コンバータ電気的特性

 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, V_{SS} = AV_{SS} = AV_{RL} = 0V)$ 

		キュタ		規格値		W 11			
項目	記 <del>号</del>	端子名	最小	標準	最大	単位	備考		
分解能	-	-	-	-	12	ビット			
積分直線性誤差	-	-	-	-	±4.5	LSB			
微分直線性誤差	-	-	-	-	±2.5	LSB	AVRH = 2.7V~		
ゼロトランジション電圧	VzT	ANxx	-	±2	±7	LSB	5.5V。 オフセットキャリブ		
フルスケールトランジション電圧	V <sub>FST</sub>	ANxx	-	AVRH ±2	AVRH ±7	LSB	レーション機能使用    時		
総合誤差	-	-	-	±3	±8	LSB			
変換時間	-	-	0.5 <sup>*1</sup>	-	-	μs	AV <sub>CC</sub> ≥ 4.5V		
11 >			0.15	-	40		AVcc ≥ 4.5V		
サンプリング時間 * <sup>2</sup>	ts	-	0.3	-	10	μs	AVcc < 4.5V		
->. ° - 7.6 - 1.6 - 1.1 + 1.3			25	-	1000		AV <sub>CC</sub> ≥ 4.5V		
コンペアクロック周期*3	tcck	-	50	-	1000	ns	AVcc < 4.5V		
動作許可状態遷移時間	t <sub>STT</sub>	-	1	-	1.0	μs			
電源電流 (アナログ+デジタル)	-	A) (C) C	1	0.69	0.92	mA	A/D 1 unit 動作時		
电源电流 (アノログ+アンダル)	-	AVCC	-	1.3	22	μΑ	A/D 停止時		
基準電源電流 (AVRH)	_	AVRH	-	1.1	1.97	mA	A/D 1 unit 動作時 AVRH = 5.5V		
			-	0.3	6.3	μA	A/D 停止時		
アナログ入力容量	CAIN	-	-	-	12.05	pF			
アナログ入力抵抗	0				1.2	kΩ	AV <sub>CC</sub> ≥ 4.5V		
アプログ人力抵抗	R <sub>AIN</sub>	-	-	-	1.8	K12	AV <sub>CC</sub> < 4.5V		
チャネル間ばらつき	-	-	-	-	4	LSB			
アナログポート入力リーク電流	-	ANxx	-	-	5	μA			
マナログルカ東に		A N 15 m z	AVss	-	AVRH	V			
アナログ入力電圧	-	ANxx	AVss	-	AVcc	V			
		A) (5) !	4.5	-	AVcc	,,,	Tcck < 50ns		
基準電圧	-	AVRH	2.7	-	AVcc	V	Tcck ≥ 50ns		
	-	AVRL	AVss	-	AVss	V			

<sup>\*1:</sup> 変換時間はサンプリング時間 (ts) + コンペア時間 (tc) の値です。


最小変換時間の条件は、サンプリング時間: 150ns、コンペア時間: 350ns (AVcc ≥ 4.5V) の値です。必ずサンプリング時間 (ts) 、コンペアクロック周期 (tcck) の規格を満足するようにしてください。

サンプリング時間、コンペアクロック周期の設定については、「FM4 Family Peripheral Manual Analog Macro Part (002-04860)」の第 1-1 章「A/D Converter」をご参照ください。 A/D コンバータのレジスタ設定は APB バスクロックのタイミングで反映されます。 A/D コンバータが接続されている APB バス番号については 1.86E2G シリーズ ブロックダイヤグラムをご参照ください。 サンプリングクロックおよびコンペアクロックはベースクロック (HCLK) にて生成されます。

<sup>\*2:</sup> 外部インピーダンスにより必要なサンプリング時間は変わります。必ず (式 1) を満たすようにサンプリング時間を設定してください。

<sup>\*3:</sup> コンペア時間 (tc) は (式 2) の値です。





(式 1) t<sub>S</sub> ≥ (R<sub>AIN</sub> + R<sub>ext</sub>) × C<sub>AIN</sub> × 9

ts: サンプリング時間

RAIN: A/D コンバータの入力抵抗 = 1.2kΩ、4.5V ≤ AVcc ≤ 5.5V の場合

A/D コンバータの入力抵抗 = 1.8kΩ、2.7V ≤ AV<sub>CC</sub> < 4.5V の場合

C<sub>AIN</sub>: A/D コンバータの入力容量 = 12.05pF、2.7V ≤ AV<sub>CC</sub> ≤ 5.5V の場合

Rext: 外部回路の出力インピーダンス

(式 2)  $t_{\rm C} = t_{\rm CCK} \times 14$ 

tc: lコンペア時間

tcck: コンペアクロック周期




### 12 ビット A/D コンバータの用語定義

■ 分解能: A/D コンバータにより識別可能なアナログ変化。

■ 積分直線性誤差: ゼロトランジション点 (0b00000000000 ←→ 0b0000000001) とフルスケールトランジション点

(0b11111111110 ←→ 0b111111111111) を結んだ直線と実際の変換特性との偏差。


■ 微分直線性誤差: 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差。





### ■ 総合誤差: 実際の値と理論値との差。

総合誤差はゼロトランジション電圧/フルスケールトランジション電圧/直線性誤差を含む誤差。





### 12.6 USB 特性

 $(V_{CC} = AV_{CC} = 2.7V \sim 5.5V, USBV_{CC}0 = USBV_{CC}1 = 3.0V \sim 3.6V, V_{SS} = AV_{SS} = 0V)$ 


	福口	<b>-</b> 20 B	地マカ	Az Isl	为	見格値	ж <b>т</b>	#± =±.
	項目	記号	端子名	条件	最小	最大	単位	備考
	入力Hレベル電圧	$V_{\text{IH}}$		-	2.0	USBV <sub>CC</sub> + 0.3	٧	*1
3 ++ #±##	入力 L レベル電圧	$V_{IL}$		-	Vss - 0.3	0.8	V	*1
入力特性	差動入力感度	$V_{\text{DI}}$		-		-	V	*2
	差動コモンモードレンジ	Vсм		-	0.8	2.5	٧	*2
	出力 H レベル電圧	Vон		外部プルダウン抵抗 = 15kΩ	2.8	3.6	V	*3
	出力 L レベル電圧	$V_{OL}$	UDP0/	外部プルアップ抵抗 = 1.5kΩ	0.0	0.3	V	*3
	クロスオーバ電圧	V <sub>CRS</sub>	UDM0、 UDP1/	-	1.3	2.0	V	*4
	立上り時間	t <sub>FR</sub>	UDM1	Full-Speed	4	20	ns	*5
出力特性	立下り時間	t <sub>FF</sub>		Full-Speed	4	20	ns	*5
	立上り/立下り時間マッチング	t <sub>FRFM</sub>		Full-Speed	90	111.11	%	*5
	出力インピーダンス	$Z_{DRV}$		Full-Speed	28	44	Ω	*6
	立上り時間	t <sub>LR</sub>		Low-Speed	75	300	ns	*7
	立下り時間	tLF		Low-Speed	75	300	ns	*7
	立上り/立下り時間マッチング	t <sub>LRFM</sub>		Low-Speed	80	125	%	*7

\*1: USB I/O バッファの Single-End-Receiver のスィッチング・スレッショルド電圧は「V<sub>IL</sub> (Max) = 0.8V」~「V<sub>IH</sub> (Min) = 2.0V」 (TTL 入力標準)の範囲内で設定されています。

また、ノイズ感度を低下させるために、ヒステリシス特性を持たせています。


\*2: USB 差動データ信号の受信には、Differential-Receiver を使用します。Differential-Receiver は、差動データ入力がローカルグランドリファレンスレベルに対し、0.8V~2.5V の範囲内にあるときは、200mV の差動入力感度があります。

上記の電圧範囲はコモンモード入力電圧範囲と言われています。






- \*3: ドライバの出力駆動能力は、Low-state (VoL) で 0.3V 以下 (対 3.6V、1.5kΩ 負荷)、および High-state (VoH) で 2.8V 以上 (対 VSS、1.5kΩ 負荷) です。
- \*4: USB I/O バッファの外部差動出力信号 (D+/D-) のクロス電圧は 1.3V~2.0V の範囲内にあります。



\*5: Full-Speed 差動データ信号の立上り時間 (trise) と立下り時間 (trall) 規定です。 出力信号電圧の 10%~90%間の時間で定義されます。 Full-speed Buffer に関しては、tr/tr は RFI 放射を最小にするために±10%以内と規定されています。







\*6: USB Full-speed 接続は 90Ω±15%の特性インピーダンス (Differential Mode) で、シールドされたツイストペアケーブルを介して 行われます。

USB 規格は、USB Driver の出力インピーダンスは  $28\Omega \sim 44\Omega$  の範囲内になければならないことを規定しており、上記の規定を満足し、バランスをとるために、ディスクリート直列抵抗 (Rs) を付加することを規定しています。

本 USB I/O をご使用の際には、直列抵抗 Rs として  $25\Omega \sim 30\Omega$  (推奨値  $27\Omega$ ) を付加してご使用ください。



\*7: Low-Speed 差動データ信号の立上り時間 (trise) と立下り時間 (trall) 規定です。 出力信号電圧の 10%~90%間の時間で定義されます。




#### <注意事項>


- 外部負荷条件は Low-Speed Load (Compliance Load) をご参照ください。




# Low-Speed Load (Upstream Port Load) - リファレンス 1



## Low-Speed Load (Downstream Port Load) - リファレンス 2



### **Low-Speed Load (Compliance Load)**





## 12.7 低電圧検出特性

### 12.7.1 低電圧検出リセット

-E-D	<b>27</b> B	Ar III.		規格値		334 /-L	http://de
項目	記号	条件	最小	標準	最大	単位	備考
検出電圧	VDL	-	2.46	2.55	2.64	٧	電圧降下時
解除電圧	VDH	-	2.51	2.60	2.69	V	電圧上昇時

## 12.7.2 低電圧検出割込み

75 P	項目記号			規格値		34 LT	http://de
項目	項日 配写 III III III III III III III III III	条件	最小	標準	最大	単位	備考
検出電圧	VDL	0)/   00444	2.80	2.90	3.00	٧	電圧降下時
解除電圧	VDH	SVHI = 00111	2.90	3.00	3.11	٧	電圧上昇時
検出電圧	VDL	0)/111 00400	2.99	3.10	3.21	٧	電圧降下時
解除電圧	VDH	SVHI = 00100	3.09	3.20	3.31	٧	電圧上昇時
検出電圧	VDL	0)/   04400	3.18	3.30	3.42	٧	電圧降下時
解除電圧	VDH	SVHI = 01100	3.28	3.40	3.52	٧	電圧上昇時
検出電圧	VDL		3.67	3.80	3.93	٧	電圧降下時
解除電圧	VDH	SVHI = 01111	3.76	3.90	4.04	٧	電圧上昇時
検出電圧	VDL	0)/      04440	3.76	3.90	4.04	٧	電圧降下時
解除電圧	VDH	SVHI = 01110	3.86	4.00	4.14	V	電圧上昇時
検出電圧	VDL	0)/    04004	4.05	4.20	4.35	٧	電圧降下時
解除電圧	VDH	SVHI = 01001	4.15	4.30	4.45	٧	電圧上昇時
検出電圧	VDL	0)/   0.4000	4.15	4.30	4.45	٧	電圧降下時
解除電圧	VDH	SVHI = 01000	4.25	4.40	4.55	٧	電圧上昇時
検出電圧	VDL	0)/111 44000	4.25	4.40	4.55	٧	電圧降下時
解除電圧	VDH	SVHI = 11000	4.34	4.50	4.66	٧	電圧上昇時
LVD 安定待ち時間	tlvdw	-	-	-	6000×tcycp*	μs	

<sup>\*:</sup> t<sub>CYCP</sub> は APB2 バスクロックのサイクル時間です。



### 12.8 メインフラッシュメモリ書込み/消去特性

 $(V_{CC} = 2.7V \sim 5.5V)$ 

項目		規格値		34 T	Mit de		
		最小	標準	最大	単位	備考	
<b>トククツナ 中間</b>	Large sector	•	0.7	3.7	s	+	
セクタ消去時間	Small sector	ı	0.3	1.1	s	内部での消去前書込み時間を含む	
ハーフワード	書込みサイクル ≤100回			100			
(16 ビット) 書込み時間	書込みサイクル < 100 回	1	12	200	μs	システムレベルのオーバヘッド時間は除く	
チップ消去時間*		•	13.6	68	s	内部での消去前書込み時間を含む	

<sup>\*: 1</sup>MB メインフラッシュメモリのチップ消去時間になります。

詳細は本製品のフラッシュプログラミングマニュアルの3.2.2「コマンド動作説明」および3.3.3「フラッシュ消去動作」をご参照ください。

### 書込みサイクルとデータ保持時間

消去/書込みサイクル(cycle)	データ保持時間 (年)
1,000	20*
10,000	10*
100,000	5*

<sup>\*:</sup> 信頼性評価結果からの換算値です (アレニウスの式を使用し、高温加速試験結果を平均温度+85°C へ換算しています)。

<sup>1.5</sup>MB/2MB のメインフラッシュメモリ搭載品はチップ消去は 2 回必要となります。



### 12.9 スタンバイ復帰時間

### 12.9.1 復帰要因: 割込み/WKUP

復帰要因受付からプログラム動作開始までの時間を示します。


### 復帰カウント時間

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

		規模	<b>烙値</b>	334 LL		
項目	記号標準		最大*	単位	備考	
スリープモード		HCI	_K×1	μs		
高速 CR タイマモード メインタイマモード PLL タイマモード		40	80	μs		
低速 CR タイマモード		450	900	μs		
サブタイマモード		896	1136	μs		
RTC モード ストップモード (高速 CR/メイン/PLL ランモード復帰)	ticnt	316	581	μs		
RTC モード ストップモード (低速 CR/サブランモード復帰)		270	540	μs		
ディープスタンバイ RTC モード、RAM 保持あり		365	667	μs	RAM 保持なし	
ディープスタンバイストップモード、RAM 保持あり		365	667	μs	RAM 保持あり	

<sup>\*:</sup> 規格値の最大値は内蔵 CR の精度に依存します。


## スタンバイ復帰動作例 (外部割込み復帰モード時\*)



<sup>\*:</sup> 外部割込みは立下りエッジ検出設定時。



### スタンパイ復帰動作例 (内部リソース割込み復帰時\*)



\*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。

#### <注意事項>

- 復帰要因は、低消費電力モードごとに異なります。「FM4 Family Peripheral Manual Main Part (002-04856)」の第 6 章「Low Power Consumption modeand Operations of Standby modes」をご参照ください。
- 割込み復帰時、CPU が復帰する動作モードは消費電力モード遷移前の状態に依存します。「FM4 Family Peripheral Manual Main Part (002-04856)」の第6章「低消費電力モード」をご参照ください。



### 12.9.2 復帰要因: リセット

リセット解除からプログラム動作開始までの時間を示します。


### 復帰カウント時間

 $(V_{CC} = 2.7V \sim 5.5V, V_{SS} = 0V)$ 

45.0		規札	 各値	*** **	HI -1-
項目	記号	標準	最大*	<b>単位</b>	備考
スリープモード		155	266	μs	
高速 CR タイマモード メインタイマモード PLL タイマモード		155	266	μs	
低速 CR タイマモード		315	567	μs	
サブタイマモード	trent	315	567	μs	
RTC モード ストップモード		315	567	μs	
ディープスタンバイ RTC モード、RAM 保持		336	667	μs	RAM 保持なし
ディープスタンバイストップモード、RAM 保持		336	667	μs	RAM 保持あり


<sup>\*:</sup> 規格値の最大値は内蔵 CR の精度に依存します。

## スタンバイ復帰動作例 (INITX 復帰時)





### スタンバイ復帰動作例 (内部リソースリセット復帰時\*)



\*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰原因に含まれません。

#### <注意事項>

- 復帰要因は、低消費電力モードごとに異なります。 「FM4 Family Peripheral Manual Main Part (002-04856)」の第 6 章「低消費電力モード」のスタンバイモード動作説 明をご参照ください。
- 割込み復帰時、CPU が復帰する動作モードは消費電力モード遷移前の状態に依存します。「FM4 Family Peripheral Manual Main Part (002-04856)」の第6章「低消費電力モード」をご参照ください。
- パワーオンリセット/低電圧検出リセット時は復帰要因には含まれません。「12.4.8 パワーオンリセットタイミング」 をご参照ください。
- リセットからの復帰時、CPU は高速 CR ランモードに遷移します。メインクロックおよび PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間やメイン PLL クロックの発振安定待ち時間が必要になります。
- 内部リソースリセットとはウォッチドッグリセット、CSV リセットを指します。




# 13.オーダ型格

Part Number	Flash	RAM	CAN	Ethernet	SD カード	Package	
S6E2GM6H0AGV2000A	512KB	128KB	✓	✓	✓	プラスチック LQFP (0.5mm pitch)、	
S6E2GM8H0AGV2000A	1MB	192KB	✓	✓	✓	144 pin (LQS144)	
S6E2GM6J0AGV2000A	512KB	128KB	✓	✓	✓	プラスチック LQFP (0.5mm pitch)、	
S6E2GM8J0AGV2000A	1MB	192KB	<b>✓</b>	✓	✓	176 pin (LQP176)	
S6E2GK6H0AGV2000A	512KB	128KB		✓	<b>✓</b>	プラスチック LQFP (0.5mm pitch)、	
S6E2GK8H0AGV2000A	1MB	192KB		✓	✓	144 pin (LQS144)	
S6E2GK6J0AGV2000A	512KB	128KB		✓	✓	プラスチック LQFP (0.5mm pitch)、	
S6E2GK8J0AGV2000A	1MB	192KB		✓	✓	176 pin (LQP176)	
S6E2GH6H0AGV2000A	512KB	128KB	✓		✓	プラスチック LQFP (0.5mm pitch)、 144 pin (LQS144)	
S6E2GH8H0AGV2000A	1MB	192KB	✓		✓		
S6E2GH6J0AGV2000A	512KB	128KB	✓		✓	プラスチック LQFP (0.5mm pitch)、	
S6E2GH8J0AGV2000A	1MB	192KB	<b>✓</b>		✓	176 pin (LQP176)	
S6E2G36H0AGV2000A	512KB	128KB				プラスチック LQFP (0.5mm pitch)、	
S6E2G38H0AGV2000A	1MB	192KB				144 pin (LQS144)	
S6E2G36J0AGV2000A	512KB	128KB				プラスチック LQFP (0.5mm pitch)、	
S6E2G38J0AGV2000A	1MB	192KB				176 pin (LQP176)	
S6E2G26H0AGV2000A	512KB	128KB		✓		プラスチック LQFP (0.5mm pitch)、 144 pin (LQS144)	
S6E2G28H0AGV2000A	1 MB	192KB		✓			
S6E2G26J0AGV2000A	512KB	128KB		✓		プラスチック LQFP (0.5mm pitch)、 176 pin (LQP176)	
S6E2G28J0AGV2000A	1MB	192KB		✓			



### 14.パッケージ・外形寸法図

Package Type	Package Code
LQFP 144	LQS144



SYMBOL	DIMENSIONS				
STIVIDOL	MIN.	NOM.	MAX.		
Α	_	_	1.70		
A1	0.05		0.15		
b	0.17	0.22	0.27		
С	0.09	_	0.20		
D	22.00 BSC				
D1	20	0.00 BS	С		
е	C	.50 BS0			
E	2:	2.00 BS	С		
E1	20.00 BSC				
L	0.45	0.60	0.75		
L1	1.00 REF				

#### **NOTES**

- 1. ALL DIMENSIONS ARE IN MILLIMETERS

- ALL DIMENSIONS ARE IN MILLIMETERS

  △ DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING
  LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.

  △ DATUMS A−B AND D TO BE DETERMINED AT DATUM PLANE H.

  ▲ TO BE DETERMINED AT SEATING PLANE C.

  △ DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.

  ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED
- AT DATUM PLANE H.

  A DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED

- WITHIN THE ZONE INDICATED.

  A REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS. DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- ⚠ DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. THE DAMBAR PROTRUSION(S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED 6
  MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- ⚠ THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.


  A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO

THE LOWEST POINT OF THE PACKAGE BODY.

002-13015 \*B



Package Type	Package Code
LQFP 176	LQP176



SYMBOL	DIN	/ENSIC	ONS
STIVIBUL	MIN.	NOM.	MAX.
Α			1.70
A1	0.05	_	0.15
b	0.17	0.22	0.27
С	0.09		0.20
D	26.00 BSC		
D1	24.00 BSC		
е	0	С	
E	20	6.00 BS	SC SC
E1	24.00 BSC		
L	0.45	0.60	0.75
L1	1	F	
θ	0°	_	8°

SIDE VIEW

### NOTES

- 1. ALL DIMENSIONS ARE IN MILLIMETERS.
- △ DATUM PLANE H IS LOCATED AT THE BOTTOM OF THE MOLD PARTING LINE COINCIDENT WITH WHERE THE LEAD EXITS THE BODY.

DETAIL A

- ⚠ DATUMS A-B AND D TO BE DETERMINED AT DATUM PLANE H.
- TO BE DETERMINED AT SEATING PLANE C.
- ⚠ DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.
  ALLOWABLE PROTRUSION IS 0.25mm PRE SIDE.
  DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE H.
- ⚠ DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
- A REGARDLESS OF THE RELATIVE SIZE OF THE UPPER AND LOWER BODY SECTIONS. DIMENSIONS D1 AND E1 ARE DETERMINED AT THE LARGEST FEATURE OF THE BODY EXCLUSIVE OF MOLD FLASH AND GATE BURRS. BUT INCLUDING ANY MISMATCH BETWEEN THE UPPER AND LOWER SECTIONS OF THE MOLDER BODY.
- ⚠ DIMENSION 6 DOES NOT INCLUDE DAMBER PROTRUSION. THE DAMBAR PROTRUSION(S) SHALL NOT CAUSE THE LEAD WIDTH TO EXCEED 6 MAXIMUM BY MORE THAN 0.08mm. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE LEAD FOOT.
- ## THESE DIMENSIONS APPLY TO THE FLAT SECTION OF THE LEAD BETWEEN 0.10mm AND 0.25mm FROM THE LEAD TIP.
- A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.

002-15150 \*A



# 改訂履歴

文書名: S6E2G シリーズ 32 ビット Arm® Cortex®-M4F、FM4 マイクロコントローラ

文書番号: 001-99416

版	ECN	発行日	変更内容
**	4881311	08/12/2015	New Spec. (これは英語版の 001-98708 Rev.** を翻訳した日本語版です。)
*A	4945369	11/19/2015	Preliminary から Final に変更。 4 端子機能一覧を更新: J-TAG 端子についての"注意事項"を追加。 12.2 を更新: "平滑コンデンサ容量(CS)"を追加。 "動作時最大リーク電流"の"電流値"を追加。 12.3.1 を更新: Table 12-1 ~ 12-9 を更新: "最大値"を追加。 Table 12-11 を更新: 12.5 を更新: "ゼロトランジション"と"フルスケールトランジション"の値を更新。 "総合誤差"
*B	5323550	07/15/2016	これは英語版 001-98708 Rev. *B を翻訳した日本語版 001-99416 Rev. *B です。
*C	5450737	04/12/2017	これは英語版の 001-98708 Rev.*C を翻訳した日本語版です。 Cypress ロゴを新しいものに差替え "4.製品の特徴 電源"にて電源数の誤記を修正(5->4)(11 ページ) "12.4.8 パワーオンリセットタイミング"にて、電源立上り項目、規格を以下の様に変更。また、備考、および<注意事項>としてコメントを追記(106 ページ) 修正前)電源立上がり時間(tvccr)[ms]: 0(最小), -(最大) 修正後)電源立上り速度(dV/dt)[mV/µs]: 0.6(最小), 1000(最大) "12.4.12 CSIO(SPI)タイミング"のタイトルから SPI=1, MS=0 の記述を削除し、図中にMS=0, 1 の記述を追加。全部で 8 箇所(127-134,143-150 ページ) "12.4.12 CSIO(SPI)タイミング"の高速同期シリアルのボーレートを削除(135-141 ページ) "4.製品の特徴 リアルタイムクロック(RTC:Real Time Clock)"のカウント年数を 00~に修正。割込み機能の指定条件から「砂曜日」を削除(10 ページ) "14. パッケージ・外形寸法図"を更新(185 ページ) "13. オーダ型格"(183 ページ)から次の型格を削除 S6E2G26JHAGV20000, S6E2G28HOAGV20000, S6E2G28JHAGV20000, S6E2G26JHAGV20000, S6E2G28JHAGV20000, S6E2G28HOAGV20000, S6E2G28HOAGV20000, S6E2G28HOAGV20000, S6E2G38HOAGV20000, S6E2G38HOAGV20000, S6E2G38HOAGV20000, S6E2G38HOAGV20000, S6E2G4BHAGV20000, S6E2G4BHAGV2



版	ECN	発行日	変更内容
			S6E2GM6JHAGV20000, S6E2GM8H0AGV20000, S6E2GM8HHAGV20000,
			S6E2GM8J0AGV20000, S6E2GM8JHAGV20000
			"13.オーダ型格"(183 ページ)に次の型格を追加
			S6E2G26H0AGV2000A, S6E2G26HHAGV2000A, S6E2G26J0AGV2000A,
			S6E2G26JHAGV2000A, S6E2G28H0AGV2000A, S6E2G28HHAGV2000A,
			S6E2G28J0AGV2000A, S6E2G28JHAGV2000A, S6E2G36H0AGV2000A,
			S6E2G36J0AGV2000A, S6E2G38H0AGV2000A, S6E2G38J0AGV2000A,
			S6E2GH6H0AGV2000A, S6E2GH6J0AGV2000A, S6E2GH8H0AGV2000A,
			S6E2GH8J0AGV2000A, S6E2GK6H0AGV2000A, S6E2GK6HHAGV2000A,
			S6E2GK6J0AGV2000A, S6E2GK6JHAGV2000A, S6E2GK8H0AGV2000A,
			S6E2GK8HHAGV2000A, S6E2GK8J0AGV2000A, S6E2GK8JHAGV2000A,
			S6E2GM6H0AGV2000A, S6E2GM6HHAGV2000A, S6E2GM6J0AGV2000A,
			S6E2GM6JHAGV2000A, S6E2GM8H0AGV2000A, S6E2GM8HHAGV2000A,
			S6E2GM8J0AGV2000A, S6E2GM8JHAGV2000A
			"2. 品種構成"の内蔵 CR の表記を修正(6 ページ)
*D	7500325	12/09/2021	これは英語版 001-98708 Rev. *F を翻訳した日本語版 001-99416 Rev. *D です。